会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
Radiumlrb
首页
新随笔
联系
订阅
管理
2022年9月17日
从零开始的SystemVerilog之modelsim的仿真教程 Label: Research
摘要: 首先激活modelsim然后打开modelsim 新建project 选择要使用的语言,这里使用systemverilog 对于初学者,可以只使用一个文件编写主要模块和testbench(tb文件),所以这里直接关闭窗口 双击打开 填入测试代码 package definitions; parame
阅读全文
posted @ 2022-09-17 21:52 Radiumlrb
阅读(1432)
评论(0)
推荐(0)
公告