vscode-modelsim verilog仿真

vscode-modelsim verilog仿真：

modelsim已和quartus一起安装

• Quartus (Quartus Prime 18.1)
• ModelSim - Intel FPGA Starter Edition 10.5b (Quartus Prime 18.1)
• 为在vscode终端窗口中使用modelsim命令，需 将modelsim-atera安装目录下的win32aloem文件夹D:\quartus2\modelsim_ase\win32aloem 添加至环境/系统变量，因为要使用其中的vlog.exe的语法检查功能。直接在modelsim软件中使用命令也很方便。

配置参考

vscode搭建Verilog HDL开发环境 [https://zhuanlan.zhihu.com/p/586927434]
用VSCode编辑verilog代码、iverilog编译、自动例化、自动补全、自动格式化等常用插件 [https://zhuanlan.zhihu.com/p/338497672] (暂时未使用iverilog，使用常用的 modelsim)
vscode-modelsim verilog仿真 [https://blog.csdn.net/qq_43412754/article/details/124088773]

error：

1. ** Error: (vlog-66) Execution of vlib.exe failed. Please check the error log for more details.
   Ctrl+`打开终端，在终端下输入vlib work回车，文件里会新建一个名为work的逻辑库，work库和verilog文件需在一个目录下。

主要设置内容：

部分有用命令：

vlib work
vmap work ./work
vlog *.v
vlog counter_4bits.v 
vsim bcdtest -voptargs=+acc

vsim好像不能创建modelsim中打开的仿真project，之后再看。
linux文件命令[https://www.cnblogs.com/gygtech/p/14815384.html]

modelsim仿真

退出仿真，关闭文件后open mpf文件这样打开已有project：