摘要: FPGA在处理异步信号时,尽量打1~2拍寄存器,否则在线调试会发现各种奇怪问题。 下面是verilog代码 在线调试发现,计数器在跳变 原因是cmd_start由ARM输出,与FPGA时钟异步,需要打1~2拍寄存器 这样修改后不会出现计数异常跳变 阅读全文
posted @ 2019-06-26 20:16 愤怒的小龙虾 阅读(391) 评论(0) 推荐(1)