06 2019 档案

FMC与FPGA双口ram通讯
摘要：硬件环境：ARM+FPGA通过FMC互联，STM32F767和 EP4CE15F23I7 FMC设置,STM的系统时钟HCLK为216MHz verilog核心代码，其中双口ram的a口与FPGA内部模块相连，b口与ARMFMC端口相连，clk时钟为100MHz 在SignalTap中调试发现有时写 阅读全文
posted @ 2019-06-27 18:39 愤怒的小龙虾 阅读(5270) 评论(2) 推荐(0)
FGPA异步信号问题
摘要：FPGA在处理异步信号时，尽量打1~2拍寄存器，否则在线调试会发现各种奇怪问题。 下面是verilog代码 在线调试发现，计数器在跳变 原因是cmd_start由ARM输出，与FPGA时钟异步，需要打1~2拍寄存器 这样修改后不会出现计数异常跳变 阅读全文
posted @ 2019-06-26 20:16 愤怒的小龙虾 阅读(391) 评论(0) 推荐(1)