硬件工程师电路设计必须牢记的九大要点分析
- 电源是系统的血脉，要舍得成本，这对产品的稳定性和通过各种认证是非常有好处的。
- 尽量采用∏型滤波，增加10uH电感，每个芯片电源管脚要接104旁路电容;
- 采用压敏电阻或瞬态二极管，抑制浪涌；
- 模电和数电地分开，大电流和小电流地回路分开，采用磁珠或零欧电阻隔开；
- 设计要留有余量，避免电源芯片过热，攻耗达到额定值的50%要用散热片。
-
输入IO记得要上拉；输出IO记得核算驱动能力；
-
不要在运放输出直接并接电容
在直流信号放大电路中，有时候为了降低噪声，直接在运放输出并接去耦电容。虽然放大的是直流信号，但是这样做是很不安全的。当有一个阶跃信号输入或者上电瞬间，运放输出电流会比较大，而且电容会改变环路的相位特性，导致电路自激振荡，这是我们不愿意看到的。
正确的去耦电容应该要组成RC电路，就是在运放的输出端先串入一个电阻，然后再并接去耦电容。这样做可以大大削减运放输出瞬间电流，也不会影响环路的相位特性，可以避免振荡。 -
高速IO，布线过长采用33殴电阻抑制反射；接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号质量会好些。
-
各芯片之间电平匹配；各个 PCB 板子相互连接之间的信号或电源在动作时，例如 A 板子有电源或信号送到 B 板子，一定会有等量的电流从地层流回到 A 板子 (此为 Kirchoff current law)。这地层上的电流会找阻抗最小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏感信号的影响。
-
开关器件是否需要避免晶体管开关时的过冲特性；
-
单板有可测试电路，能独立完成功能测试；
-
在电路板中添加测试点。原则上测试点越小越好(当然还要满足测试机具的要求)分支越短越好。要有重要信号测试点和接地点；
-
避免高频干扰，避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加 ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。
如果每次的原理图PCB设计，都能仔细的核对上面十点，将会提高产品设计的成功率，减少更改次数，缩短设计周期。
