2016年4月21日

边沿检测方法-FPGA入门教程
摘要： 本节实验主要讲解FPGA开发中边沿检测方法，我们在设计中会经常用到。这个地方大家一定要理解。1.1.1.原理介绍学习HDL语言设计与其他语言不一样，HDL语言设计需要考虑更多的信号的电气特性，时序特性。我们先看一下边沿检测的基本原理。如上图，为我们待检测信号，可以看出边沿的特性：边沿两侧信号的电平发生了变化。红色为上升沿，绿色为下降沿。上升沿之前电平为低，上升沿之后电平为高。下降沿之前为电平为高，... 阅读全文
posted @ 2016-04-21 22:05 SevenFormer 阅读(1318) 评论(0) 推荐(0)
如何用ModelsimSE仿真IP核-以PLL为例
摘要： 我们之前介绍了如何使用Modelsim SE进行仿真和利用do文件的仿真方法，但是其中待仿真的模块是我们自己编写的Verilog模块，但是在实际工作中，我们的设计中会经常用到FPGA厂商给我们提供的现成模块—IP核，这些模块我们看到不到源代码，只知道IP核的端口信息，当我们要仿真的时候，同样要向Modelsim提供这些IP核的信息，而FPGA厂商也会给我们提供相应的IP核的编译库文件，我们如果设计... 阅读全文
posted @ 2016-04-21 22:01 SevenFormer 阅读(3840) 评论(0) 推荐(0)

导航