摘要：
#停止仿真quit -sim#清除信息.main clear#建立物理路径libvlib ./lib/#建立物理路径work_avlib ./lib/work_a/#映射逻辑库至物理路径vmap base_space ./lib/work_a/#对tb_mealy.v进行编译，把编译文件映射至bas... 阅读全文
posted @ 2015-12-07 17:43 期待1991 阅读(835) 评论(0) 推荐(0) 编辑
摘要：
在断网的前提下，软件-》帮助-》注册-》激活-》脱机激活—》用户和密码随便输入-》还有两个空着，就是该用注册机激活了。打开注册机-》输入ULtredit的自带的两行数字-》运行-》注册机产生另外两行数字--》这两行分别填写在ultraedit上的空着的两行上面。 阅读全文
posted @ 2015-12-01 22:36 期待1991 阅读(327) 评论(0) 推荐(0) 编辑
摘要：
ultraedit高亮显示设置|浏览：2333|更新：2014-02-20 23:051234567分步阅读百度经验:jingyan.baidu.com写代码的人对ultraedit软件一定不陌生，这个类文本编辑器的强大之处我就不多说，你用的时候就知道了。里面有个功能就是高亮程序中的关键字，方便你阅... 阅读全文
posted @ 2015-12-01 22:23 期待1991 阅读(1757) 评论(0) 推荐(0) 编辑
摘要：
1、always中的negedge和posedge只能使用在clk中。2、在电平触发时always@（cnt_7）中的case必须是全部列举出来，否则就会生成锁存器，这在FPGA里面是不允许的3、bit1<=bit0; bit2<=bit1; //可以实现延迟的语句，这里延迟了两拍。4、当信号不统... 阅读全文
posted @ 2015-12-01 15:25 期待1991 阅读(208) 评论(0) 推荐(0) 编辑
摘要：
重要：总之一句话，与外部信号通信时一定要多一个心眼。 在下面的讲解中，你会发现4、6小节都用了双重甚至是三重的always语句。那是因为此时接收的数据是异步的，通过多重always语句可以避免冒险竞争，可以同步时钟信号。 也许你也可以看出在1小节中，我们用了双重的“ 0001-------0... 阅读全文
posted @ 2015-11-16 19:53 期待1991 阅读(498) 评论(0) 推荐(0) 编辑
摘要：
1、什么是跨时钟域？ 如图所示： 缺点：数据传输不可靠2、如何实现信号传输稳定？ 1）为什么要同步时钟？ 设计最基本的思想就是同步。如下图： 如果来自异步的时钟信号（一个来自CPU，一个来自FPGA内部）同时对FPGA中的寄存器进行写入和读取操作，那么就会出现亚稳定状态。 F... 阅读全文
posted @ 2015-11-15 17:03 期待1991 阅读(1308) 评论(0) 推荐(1) 编辑