type '' could not be resolved. A pin name misspelling can cause this, a missing edif or ngc file, case mismatch between the block name and the edif

这种情况一般是 工程文件没有添加相应的文件

对于混合编程 prj文件一般是描述vhdl文件的，最前面是描述vhdl 对于verilog 要标注