随笔分类 -  Experience

摘要:一些常用的就是svn commit的时候 都必须是最新版本的东西 不能不是,但是其实只是.svn在控制,所以可以update到最新版本再svnmerge -r 20:10 将版本10和20的融合,方向是由后到前,现在的版本号是20,最新,10是你想回滚的版本号,就这么做,再重新commit就好了1、将文件checkout到本地目录svn checkout path(path是服务器上的目录)例如:svn checkout svn://192.168.1.1/pro/domain简写:svn co2、往版本库中添加新的文件svn add file例如:svn add test.php(添加tes 阅读全文
posted @ 2013-07-18 16:52 poiu_elab 阅读(340) 评论(0) 推荐(0)
摘要:昨天的那篇博文恰恰是实验室所干的事儿但是那是一种很投机取巧的方式完成的多project管理方式来看看我建立环境的方法首先,找一个比较闲的公用服务器(为什么不用自己的?有公共资源不用,你傻啊?),这里我用的是wl22这台服务器找到这个服务器上的一个闲置用户(就是没人用的账号,其实只是利用这个账号真身在这台服务器上的特性,好操作罢了)之后比如我用的是junze这个用户,要把我的svn的服务器建起来,只需要根据下面几个步骤来就好cd ~mkdir svn_rootsvnadmin create --fs-type fsfs /home/junze/svn_root/project_1svnadmin 阅读全文
posted @ 2013-07-16 15:54 poiu_elab 阅读(377) 评论(0) 推荐(0)
摘要:之前用过一次 但是没有真正的用起来 只是知道了一些基本概念好了 决定开始真正的用这个svn了参考大神http://www.cnblogs.com/wrmfw/archive/2011/09/08/2170465.html搞来搞去发现其实是建立一个svn之后把每个项目都装在这个svn目录下的不同文件夹里(也是试出来的小领悟)一切以实例为主,开始吧我的svn目录建在 /home/user/svn/下则先建立了这个文件夹后,在这下面建立svn目录结构mkdir /home/user/svnsvnadmin create --fs-type fsfs /home/user/svn之后,我以管理两个项目 阅读全文
posted @ 2013-07-15 17:56 poiu_elab 阅读(567) 评论(0) 推荐(0)
摘要:小有成就的一件事,自己纯手工,基本没有参考别人的代码,只是参考了一些思想,除了51的core用的是mentor的,其他东西都是自己和之前的自己积累下来的东西,硬件代码独立完成。框图如下:整个memory的地址映射关系如下表:PBUSROM2KX80x0000~0x07FFSRAM1KX80x2000~0x23FFEFLASH32KX80x8000~0xFFFFXBUSSRAM1KX80x3000~0x33FF比较新鲜的东西其实没有什么,memory全部使用同步逻辑的memory,加入的gpio是由于功能的需要(后面会有介绍)。只是在eflash_ctrl上多花了点心思进行调试。下面来详细说说这 阅读全文
posted @ 2013-05-08 14:16 poiu_elab 阅读(651) 评论(2) 推荐(0)
摘要:当测量一个bandgap时发现使用万用表和示波器测量的电压有出入 示波器的测量值要稍小一点 万用表的要稍大一点本来怀疑是像之前高中的时候做过的题 就说用两个同样的电压表进行测量的时候 哪个测量的电压高 说明内阻大 测量的电压更准但是后来又看了一下 不是这个问题 原来是万用表那个东西在电池供电不足的时候测量的电压就会向上偏次奥 后来又测量了一下示波器探头的直流电阻 大概是在3.2MΩ 基本就是一个电压表的量级了 也算是一个经验吧 阅读全文
posted @ 2013-04-23 10:30 poiu_elab 阅读(194) 评论(0) 推荐(0)
摘要:之前遇到一个问题测试的时候相当于将一个时钟数了1段时间之后拉一个高电平出来 比如是10M的时钟 数了40ms之后给个置高的信号但是每次都是少了一半的时间 比如10M的时钟输入 置高的信号是在数了20ms之后就变高了这个是基于一个芯片测试的小FPGA测试程序怀疑是各种问题 包括1.示波器坏了 2.信号发生器坏了 3.FPGA的IO口坏了验证1很简单 找几个时钟发生器验证一下测量的时间就知道没有问题 很容易排除验证2的时候直接观察输出的时钟频率是10M 用FPGA的拉入拉出的1个pin作为输出进行测试 也没问题验证3不太好验证 不过输入的时钟 直接输出的时候就是10M至少证明输入的时钟信号没啥“大 阅读全文
posted @ 2013-04-23 10:16 poiu_elab 阅读(356) 评论(0) 推荐(0)
摘要:近来也没干什么之前1月2日流出去的芯片回来了(其实是早就回来了)只不过一直懒着没有写总结 ╭(╯^╰)╮于是因为遗留了大量的问题 typeB非常不理想 结果就只能作罢 准备下一次流片把typeB调好 再流出去关于具体问题 一会儿另文再写再说说干嘛了吧 实验室的卡要MP了 我去 真是振聋发聩的消息 怎么说呢 我还是祝他们成功吧(笑)事情太多了 稍微分时间叙述一下首先是1月份的芯片在2月底回来的吧 1321和1301v06一起 因为主要重心还是在21上面于是 就没怎么测1301 后来又因为3月2日 TSMC35重新流了一次1321 王老师他们基本也没怎么管这个 后来COB回来 问题都反映出来了 于 阅读全文
posted @ 2013-04-09 17:02 poiu_elab 阅读(282) 评论(0) 推荐(0)
摘要:这次的测试总共花了3个晚上加上一个白天,收获不能算是不多,只不过有点小虚,因为解决的都是板级的问题了,不过这种经验还是越多越好,不然下次自己的神马芯片出了问题的话,可能就真解决不了了。本来是2012/12/11打算一晚上测完的,结果搞了4天,到周五白天花了一个白天真正测试完毕。期间经历了各种问题,真是各种蛋疼啊,拖到了现在才来记述,因为今天流片任务才算正式结束的。第一个晚上,把本来在系统组的analog only的测试平台搬到了1201,于是发现怎么都调不好,就开始各种手摸着各种pin脚,各种试验,终于第一天晚上把问题大概的定位到了analog only的SPI总线上,发现将CSn和SCK用手 阅读全文
posted @ 2012-12-31 18:45 poiu_elab 阅读(410) 评论(0) 推荐(0)
摘要:其实也没什么只是觉得装的太不容易了,都是在win32上面安装的东西。很少有详细写到在linux上面如何安装。结果我大概得搞了有一天才断断续续的从各种途径上面了解到了到底如何安装这东西真是蛋疼。好,想好要安装modelsim 10.1C的linux版本的话就开始。首先准备文件,需要的是①linux安装文件,是从eetop上面搞的linux版本下载地址http://bbs.eetop.cn/viewthread.php?tid=347327&highlight=modelsim%2B10.1②生成破解licence的工具,在上面的链接里面有 Modelsim_10.1c_crack.rar 阅读全文
posted @ 2012-11-28 23:01 poiu_elab 阅读(13559) 评论(4) 推荐(2)
摘要:这里有一个小技巧,就是在nc跑前仿(包括后仿的一些情况的时候),将ncelab的权限放低的话,可以大大加快仿真的速度。将本来的+rwc换成+r就可以了,具体的解释建议还是看一下ncvlog的helper/manual。这个简单的解释摘录一下Read access is required if you want to probe objects in the design and generate an SHM,VCD, or EVCD database. This lets you use the SimVision waveform viewer to view waveforms,and 阅读全文
posted @ 2012-11-19 15:33 poiu_elab 阅读(553) 评论(0) 推荐(0)
摘要:近来陆陆续续干了些杂事,近来的事是帮助跑3X01的后仿,前面其实前仿也有问题,待我慢慢叙来。首先出现的问题是用modelsim在跑前仿的时候会出现x,感觉这是非常不合理的一种情况,因为是前仿,又不是timingchecks task导致的x,那么一定是input了x,导致这里出现了x,最后发现是mem的初始化的时候有一部分的值没有初始化,但是最后却又读到了这部分的东西,而且由于是netlist,它引入了一个带DFF的反馈的结构,就会导致这部分除了给reset外,其他情况都不会使得这个DFF脱离x状态,这样的话,当x引入的时候就会导致后面的仿真都会出现问题(真2b的testbench我只能说)这 阅读全文
posted @ 2012-11-19 15:20 poiu_elab 阅读(781) 评论(0) 推荐(0)
摘要:makefile其实不是很难的东西。干嘛用呢?主要是针对C语言里面很多的地方都要用到增量编译的过程,所以makefile自动增量编译的特性好用的很,但是我基本不用这东西,所以就是和我平常写的简单的调试nc的脚本很像的。先上代码吧还是,再慢慢讲要点吧。WORK_DIR = .VLOG_FILES = div16.v tb.vTOP_NAME = tbCOMPILER = ncvlogELABORATOR = ncelabSIMULATOR = ncsimCOMP_OPT = -64bit -messages -nocopyrightEL... 阅读全文
posted @ 2012-11-03 20:53 poiu_elab 阅读(712) 评论(0) 推荐(0)
摘要:What’s an LFSR?看了TI的一篇paper,不得不感叹,这搞模拟的公司搞起数字来,就感觉不伦不类,连个电路图都画的让我感觉蛋疼。艹,转正题先上几个要接触到的概念LFSR = linear feedback shift registerPSA = parallel signature analyzerPRPG = pseudorandom pattern generationPattern-resistant logic - logic for which the pseudorandom pattern generation technique is... 阅读全文
posted @ 2012-11-02 16:51 poiu_elab 阅读(1422) 评论(0) 推荐(0)
摘要:还是来自一篇paper 分清楚case/casez/casex 在simulation/synthesis到底有什么不同我基本就是照着翻译下来,基本没啥我总结的东西,因为消化的不好首先,一般性的常识是使用casez,强烈的建议不要使用casex,(虽然我没有这个常识)。这是为啥呢?待续。首先要明确的是'?'代表的不是don't care,而是'z'。这点一定要明确。再有就是case/casez/casex其实都是可综合的,这一点也要记住。好,再说区别case treats 'z' & 'x' as it iscas 阅读全文
posted @ 2012-11-02 15:18 poiu_elab 阅读(18927) 评论(1) 推荐(6)
摘要:算是转的原文 http://www.edaboard.com/thread139461.html#post604717核心就是setup time和hold timeHOLD violations are dangerous than SETUP.To keep it simple way, SETUP timing depends on the frequency of operation. But HOLD time is not.先来定义几个后面会用到的变量Tclk = Frequency of operation (can be variable)Tcq = Flop clock to 阅读全文
posted @ 2012-10-29 21:19 poiu_elab 阅读(13610) 评论(0) 推荐(0)
摘要:什么叫做真正的理解setup time/hold time呢?听我道来。就是要讲明白的setup time和hold time,都知道setup time的公式是Tclk > Tcq + Tcomb + Tsetup - Tskewhold time的公式是Thold < Tcq + Tcomb - Tskew那么这两个公式是怎么来的呢?就是我要说明的问题在我下面所举的例子中,Tsetup和Thold都是针对DFF2而言的,而符号含义如下Tclk = Frequency of clockTcq = Flop clock to Flop q delayTcomb = Delay... 阅读全文
posted @ 2012-10-29 21:18 poiu_elab 阅读(21392) 评论(0) 推荐(1)
摘要:+-------------------------------------------+--------------------------------------------+|任务可以有input、output和inout,数量不限; | 函数只有input参数,且至少有一个input ||-------------------------------------------+--------------------------------------------||任务可以包含有时序控制(如延时等); | 函数不能包含有任何延迟,仿真时间为0; ||-... 阅读全文
posted @ 2012-10-29 14:08 poiu_elab 阅读(1030) 评论(0) 推荐(0)
摘要:国人讲CRC的没有什么能讲明白的文章,除了一篇《我学习 CRC32、CRC16、CRC 原理和算法的总结(与 WINRAR 结果一致)》,这里先感谢他,另,他也有一些没有说明白的地方,怎么说呢,还是鄙人自己来吧。我弄明白CRC这个原理和算法主要参考的是上面的国人的那篇和这个外国的《A PAINLESS GUIDE TO CRC ERROR DETECTION ALGORITHMS INDEX V3.00 (9/24/96)》,地址 http://www.repairfaq.org/filipg/LINK/F_crc_v3.html 这两篇大作。首先要明确的是CRC只是一种错误检错的码,而没有纠 阅读全文
posted @ 2012-10-22 23:14 poiu_elab 阅读(14398) 评论(4) 推荐(2)
摘要:转自http://bbs.ednchina.com/BLOG_ARTICLE_245390.HTM这篇文章感觉写的相当好1、简介这篇文章是我对电子设计中,亚稳态问题的一种分析和总结。文章通过对数字电路中器件的工作机制的介绍,引出亚稳态问题的发生机制。并通过对亚稳态问题发生机 制的探讨,用以得到一种能够清楚地,有的放矢地解决亚稳态问题的能力。而这种能力,将会成为你作为一个工程师的价值所在。希望通过这个探讨,可以使你设计 出属于自己的预防亚稳态的方法。对于常用的预防亚稳态的方法,由于网上已经有大量介绍,并且涉及到具体问题的分析,这里将不做重点介绍。2、CMOS中的信息保存Fig. 1. MOS管的 阅读全文
posted @ 2012-10-18 10:17 poiu_elab 阅读(1727) 评论(0) 推荐(1)
摘要:用ADS做出的memory,一般都弄成intel 32 hex的格式的,但是和用的mem的ram或者是rom格式都是有差别的。所以就要从i32格式转化成为满足需要的readmemh文件。首先,先了解一下i32是一种什么格式的文件,举例 1 :020000040000FA 2 :10000000060000EA140000EA140000EA140000EA06 3 :10001000140000EA0000A0E1130000EA230000EA57 4 :100020008C009FE58C009FE5D1F021E300D040E2F9 5 :10003000D2F021E340D040E 阅读全文
posted @ 2012-10-16 21:49 poiu_elab 阅读(2497) 评论(0) 推荐(0)