12.2 hello world 调试

今天调了一天的niosii，例子holle world,卡在SDRAM上，利用datasheet里教的计算SDRAM clk 与cpu clk的相位差的方法，计算出的相位还是不能满足，不知道有没有用错数据。

另外，有看过关于 verify failed 的错误提示，有几个方面：

1、SDRAM芯片硬件连接和FPGA管脚设置
2、没用的引脚设为输入三态                        

3、大部分是SDRAM芯片的时钟没有同步

请参考 

verify filed 的解析    来自“ 晃晃悠悠”http://niosii.cublog.cn/

 

 

现在我存在的问题：

1. SDRAM控制器的数据总线在哪里设置？（要设置成inout）（我在pin assignment里是设置陈bidir了，不知道是不是在这设置）

2. 时钟同步还无法确定是否正确。