会员
周边
新闻
博问
闪存
众包
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
调包工程师
首页
新随笔
联系
管理
随笔分类 -
Verilog
HDLBits: Exams/m2014 q6c
摘要:1、 Exams/m2014 q6c #1、状态转换图 #2、分析 这道题需要注意的地方是:每一位都是独立转换的,比如 A -> B的转换的实际意义是,如果y[1] == 1 且w == 0,那么next_state[2]就会转换为1。 #3、实现 按照上述思想写出的代码如下,可以简化,比如 nex
阅读全文
posted @
2022-08-17 14:37
调包攻城狮
阅读(326)
评论(0)
推荐(0)
公告
“Talk is cheap, Show me the code”