课时04：OrCAD17.4原理图检查与DRC（笔记）
课时04：OrCAD17.4原理图检查与DRC（笔记）
重点：导入前SCH必做的检查项？
一、检查原理图中PCB的封装名称是否完整:
在***.dsn上右击选择Edit object properties,在PCB Footprint中检查封装名称是否完全。
原理图中只能检查缺失或者不符合规则的PCB封装库，不能像AD那样检查关联性。但在PCB导入网表是，如果不能匹配，会有下图警告
二、Cadence原理图中显示封装Show Footprint
选中元件右键->Show Footprint即可，若不显示，意思是在指定路径下查找不到相应的封装信息。需要在Capture.int里面修改。（当打开Cadence时，在软件底部Session Log窗口会显示当前配置文件的路径。可以找到Capture.int 即：D:\Cadence\SPB_Data\cdssetup\OrCAD_Capture/17.4.0/capture.ini
默认位置：[Allegro Footprints]
Dir0=D:\Cadence\Cadence_SPB_17.4-2019\share\pcb\pcb_lib\symbols
----------------------------------------------------------------------------------------------------------------------------------------------------
三：ORCAD17.4中DRC检查：
在SCH页面中，菜单PCB->Design Rules Check.在Physical Rules中。
check missing/illegal PCB footprint property——检查缺失或者不符合规则的PCB封装库定义。如果没有此项规则检查,PCB导入网表时可能会出项许多问题。不能检查PCB封装与原理图封装是否有效链接。
而16.6，17.2在Tools->DRC.
新版本中DRC界面有较大的变化，首先最重要的就是加入了在线DRC检查，只需要点选即可开启。下面配图说明：
Online DRC :在线DRC
DRC Action：DRC操作 定义在何处运行DRC，或者删除DRC标记
Use Properties（mode）:DRC模式，事件或者实例，默认为实例
Waring：出现警告时如何处理
Waived DRC：已放弃的DRC如何处理
Show DRC Outputs：DRC的结果输出在何处
Report：DRC报表输出位置
规则部分：一般而言按照图中设置即可
电气规则
check single node nets——检查单节点网络；
check unconnected bus net——检查未连接的总线网络；
check no driving source and Pin type connect——检查驱动接收等Pin Type的特性，这些在高速仿真时用到，暂时每用到过；
check unconnected pins——检查未连接的管脚；
check duplicate net names——检查重复的网络名称；
check SDT compatibility——检查SDT兼容性，未用到过。
check off-page connector connect——检查跨页连接的正确性；
check hierarchical port connect——检查层次图的连接性；
物理规则
check power pin visible——检查电源引脚可视性
check missing pin number——检查是否有丢失的Pin numbers
check missing/illegal PCB footprint property——检查缺失或者不符合规则的PCB封装库定义。没有此项规则导入原理图导入PCB时可能会出项许多问题。
Check Normal Convert view sync ——检查不同视图下的Pin numbers的一致性。没用过，疑。
Check power ground short——检查电源、地短接。
Check incorrect Pin_Group assignment——检查Pin_Group属性的正确性；
Check Name Prop consisrency——检查名称属性的一致性；（猜的，Prop=Property）
Check high speed props syntax——检查高速props语法有无错误；没用过，疑。
Custom DRC——自定义的DRC；
Input：输入引脚；
Bidirectional：双向引脚；
Ouput：输出引脚；
Open Collector：集电极开路引脚；
Passive：无源引脚；无源引脚通常连接到无源设备。 一个被动的 装置没有能量来源。 例如，电阻引线。
3 State：三态引脚；
Open Emitter：射极开路引脚；
Input Port：输入端口；
Bidirectional Port：双向端口；
Ouput Port：输出端口；
Open Collector Port：集电极开路端口；
Passive Port：无源端口；
3 State Port：三态端口；
Open Emitter Port：射极开路端口；
Power：电源引脚：
Power属性Pin Name可以相同
- Power属性需要连接Net，不能悬空
- 如果Power属性Pin悬空，网表将按Pin Name名称分配网络名电源引脚需要电源电压或接地。
- 例如,在 74LS00非门，引脚14为VCC，引脚7为GND。
Unconnected：未连接；
————————————————--------------------------------------------------------------------------------------
DRC后，会提示坐标点，可以用GO TO命令，定位。
这个操作会影响整个设计，从而清除撤消/重做信息列表。 你将无法撤消/重做之前的任何操作。 您想继续吗?
--------------------------------------------
四、问题：
1、ORCAD17.4中删除DRC 标记功能失效。但可以通过重新DRC恢复到正常状态。
2、ORCAD17.4，进行Cadence的DRC检查的时候会出现找不到.drc文件这样的报错?
答：需要选择正确的文件夹中的**.DRC文件，如果没有建立一个txt文件，然后自己改成DRC文件。
==================================================
浙公网安备 33010602011771号