STM32——中断（M4）

来源：正点原子

ISER[8]： ISER 全称是： Interrupt Set Enable Registers，这是一个中断使能寄存器组。上面说了 CM4 内核支持 256 个中断，这里用 8 个 32 位寄存器来控制，每个位控制一个中断。但是STM32L475 的可屏蔽中断最多只有 90 个，所以对我们来说，有用的就是四个（ISER[0~3]]），总共可以表示 128 个中断。而 STM32L475 只用了其中的 90 个。 ISER[0]的 bit0~31 分别对应中断 0~31； ISER[1]的 bit0~32 对应中断 32~63；其他以此类推， 这样总共 90 个中断就可以分别对应上了。 你要使能某个中断，必须设置相应的 ISER 位为 1，使该中断被使能(这里仅仅是使能，还要配合中断分组、屏蔽、 IO 口映射等设置才算是一个完整的中断设置)。具体每一位对应哪个中断，请参考 STM32l475xx.h 里面的第 82 行处。
ICER[8]：全称是： Interrupt Clear Enable Registers，是一个中断除能寄存器组。该寄存器组与 ISER 的作用恰好相反，是用来清除某个中断的使能的。其对应位的功能，也和 ISER 一样。这里要专门设置一个 ICER 来清除中断位，而不是向 ISER 写 0 来清除，是因为 NVIC 的这些寄存器都是写 1 有效的，写 0 是无效的。
ISPR[8]：全称是： Interrupt Set Pending Registers，是一个中断挂起控制寄存器组。每个位对应的中断和 ISER 是一样的。通过置 1，可以将正在进行的中断挂起，而执行同级或更高级别的中断。写 0 是无效的。
ICPR[8]：全称是： Interrupt Clear Pending Registers，是一个中断解挂控制寄存器组。其作用与 ISPR 相反，对应位也和 ISER 是一样的。通过设置 1，可以将挂起的中断接挂。写 0 无效。
IABR[8]：全称是： Interrupt Active Bit Registers，是一个中断激活标志位寄存器组。对应位所代表的中断和 ISER一样，如果为1，则表示该位所对应的中断正在被执行。这是一个只读寄存器，通过它可以知道当前在执行的中断是哪一个。在中断执行完了由硬件自动清零。
IP[240]：全称是： Interrupt Priority Registers，是一个中断优先级控制的寄存器组。这个寄存器组相当重要！STM32L475 的中断分组与这个寄存器组密切相关。 IP 寄存器组由 240 个 8bit的寄存器组成，每个可屏蔽中断占用 8bit，这样总共可以表示 240 个可屏蔽中断。而 STM32L475只用到了其中的 90 个。 IP[90]~IP[0]分别对应中断 90~0。 而每个可屏蔽中断占用的 8bit 并没有全部使用，而是 只用了高 4 位。这 4 位，又分为抢占优先级和子优先级。抢占优先级在前，子优先级在后。而这两个优先级各占几个位又要根据 SCB->AIRCR 中的中断分组设置来决定。

例如 SCB->AIRCR 将分组设置为 3，那么此时所有的 100 个中断，每个中断的中断优先寄存器的高四位中的最高 3 位是抢占优先级，低 1 位是响应优先级。每个中断， 你可以设置抢占优先级为 0~7，响应优先级为 1 或 0。抢占优先级的级别高于响应优先级。而数值越小所代表的优先级就越高。 中断优先级分组只能在SOC初始化时被设置一次，程序运行过程中不能修改；

第一， 如果两个中断的抢占优先级和响应优先级都是一样的话，则看哪个中断先发生就先执行；
第二， 高优先级的抢占优先级是可以打断正在进行的低抢占优先级中断的。而抢占优先级相同的中断，高优先级的响应优先级不可以打断低响应优先级的中断。

 应用编程中中断优先的划分：

1.按重要程序来划分；紧急重要，紧急不重要，不紧急重要，不紧急不重要；

2.按逻辑顺序划分；如：第一级通信（外部），第二级通信（内部），第一级通信优先级高与第二级；