随笔分类 -  FPGA & CPLD

摘要：一。关于未用到引脚未用到的含义是，该引脚/管脚没有分配任何功能，即未被使用（unused）。为了防止系统上电后，未用到管脚电平为GND或VCC，造成系统混乱，请务必将为用到管脚设置为 输入高阻态。设置方法如下：菜单 assignment -> device -> device and pin options.. 里面设置。将unused pins项目中的状态更改为 as input tri-stated即可这里面还有别的状态选择，如：输入高阻加弱上拉，但是调试中发现，设置为输入高阻加弱上拉后，有可能导致芯片受干扰，目前原因不明，因此这里推荐如果没有特殊用途，设置为输入高阻态是最保险 阅读全文