oppenic

摘要： 简单说明 axis_8to16_pack 用于把字节流两两拼包，低字节先进 tdata[7:0]，高字节后进 tdata[15:8]。当最后只有一个字节时，通过 tkeep=2'b01 表示只有低字节有效。 axis_16to8_unpack 则反向拆包，根据 tkeep 判断哪些 byte 有效， 阅读全文

摘要： 1. 问题现象 在 Vivado Timing Report 中看到 setup 违例： Slack : 负值 Levels : 1 Logic Delay: 很小 Net Delay : 很大 Fanout : 很高 典型路径类似： 同步复位寄存器 -> 全局/模块复位信号 -> 大量寄存器的 R 阅读全文

摘要： 1. 问题现象 Vivado Timing Report 中出现 setup 违例，例如： Slack : -0.293ns Levels : 1 Fanout : 7 Logic Delay: 0.281ns Net Delay : 1.565ns 路径类似： u_FR32_CTRL/LCK_re 阅读全文

摘要： module axis_async_fifo #( parameter integer DATA_WIDTH = 8, parameter integer USER_WIDTH = 1, parameter integer FIFO_DEPTH = 1024, parameter HAS_LAST 阅读全文

摘要： module firemap_channel_align #( parameter [4:0] HEADER_FF_NUM = 5'd16 )( input wire clk_i, // 250M时钟 input wire rst_n_i, // 同步低有效复位 input wire cap_pul 阅读全文

摘要： module mdio_rsp_to_uart_tx #( parameter [15:0] TC_HEADER = 16'h5418, parameter [7:0] RD_RSP = 8'h01, parameter [7:0] WR_RSP = 8'h02, parameter [7:0] W 阅读全文

摘要： module mdio_cmd_fifo_to_axi ( input wire clk, input wire rst, input wire [32:0] s_axis_tdata_i, // 命令FIFO数据 input wire s_axis_tvalid_i, // 命令FIFO有效 ou 阅读全文

摘要： module frame_split_to_fifo_8bit #( parameter integer MAX_FRAME_BYTES = 256 // 最大输入缓存字节数 )( input wire sys_clk , // 系统时钟 input wire rst_n , // 同步低有效复位 阅读全文

摘要： [DRC UCIO-1] Unconstrained Logical Port: 20 out of 22 logical ports have no user assigned specific location constraint (LOC). 首先检查是否对端口进行了约束；再检查多约束文件的 阅读全文

摘要： # # Auto export DCP (synth only, clean) # Disable constr XDC before synth, restore after export # Output: <proj_dir>/<top>.dcp # proc print_banner {ms 阅读全文