(筆記) 如何使用Debussy與ModelSim做Co-Simulation? (SOC) (Verilog) (VHDL) (Debussy) (ModelSim)
摘要:本文介紹如何使用Debussy與ModelSim做Co-Simulation,並使用Verilog、VHDL以及Verilog搭配VHDL交叉一起simulation。
阅读全文
posted @ 2011-02-05 17:18
posted @ 2011-02-05 17:18
posted @ 2008-12-19 01:05
posted @ 2008-12-04 13:12
posted @ 2008-11-29 11:21