(轉貼) 友晶科技2009年課程公佈(最後確定版)，要團報請跟我聯絡 (SOC) (DE2) (DE2-70) (News)
Abstract
大家期待以久的2009年課程總算公佈啦，除了數位影像方面的課程外，還多了數位音效部分，並且贈送Cyclone III Starter Kit這塊版子，我也會去上課，目前談到的價格是三人團報可以打95折，五人團報可以打9折，若有興趣的朋友歡迎跟我聯絡一起團報。
目前已經有12位要一起團報，確定可以打9折了，想參加團報請私下email給我，我這裡只是提供上課訊息與湊團報人數，更詳細訊息請參考友晶官方網頁http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=Taiwan&CategoryNo=25&No=341 或洽詢這次課程的負責人翁小姐。
上課地點是竹北的友晶科技公司，在新竹高鐵站附近。
我去年有上過機器視覺基礎硬體設計與實作，我覺得最大的收穫是可以直接面對DE2 CD範例中的原作者，將一些問題直接與與友晶工程師討論，比我們在網路上亂討論正確多了，畢竟版子是友晶設計的，範例也是友晶設計的，而且他們最接近Altera技術，又是職業水準，比我們這種業餘水準的強太多啦。
Introduction
友晶科技半導體學院一般班課程詳細介紹
課程分類實作難度表
| | 類型 | 課程名稱 | 實作難度 |
| 1 | 基礎人材培訓 | 數位IC設計人材培訓實戰班 | 低 (需計概等基礎背景) |
| 2 | 核心技術養成 | DTV/TV電視/影像 IC設計與實作 | 中等 (需熟Verilog/VHDL 等IC設計語言) |
| 機器視覺基礎硬體設計與實作 | |||
| 數位電子琴音效合成IC設計與實作 | |||
| 3 | 高階產品設計 | 數位電視雜訊控制IC設計與實作 | 難 (需熟悉核心課程或工作上已具相當基礎之學員) |
| 遊戲特殊音效IC之設計與實作 | |||
| 高速40奈米FPGA電路系統設計 | |||
| PCB 高速訊號模擬及Layout設計 |
三大關鍵技術課程說明如下：
1. 基礎人材培訓課程：
n 開課程所使用之硬軟體全套教材及設備為 Altera 最新為滿足業界 IC 設計需求所精心設計。
n 此套教材目前為全球500所以上國際名校(麻省理工、普渡、康乃爾、英國劍橋、多倫多大學、美國空軍基地) 使用。
n 國際大廠 (Intel、杜比、Samsung、LG) 等所採用於教學及研發訓練用。
n 硬軟體教材與國際同步，課程師資為此套教材設備之主設計團隊；故此課程最能符合學員的要求。
2. 核心技術養成類課程：
n 以過去兩年友晶所開設之主力課程為主軸。
n 我們及所開設的班次及支持台大慶齡中心的 DTV/TV影像FPGA設計與實作 (30hr) 班次，皆班班爆滿，並應學員要求加開許多班次。足證明市場對此方面課程之強烈需求。
n 訪視委員發現學員素質皆為業界資深研發人員參與，與其它課程學員差異甚大，皆強烈建議友晶多開班次以利學員。[請參考所附95年訪視委員評鑑記錄]。
3. 高階產品設計類課程：
n 友晶全球主力客戶為 Altera 、Intel、杜比、 Panasonic、 Sharp等大廠。
n 友晶將眾多產品開發關鍵技術，以業界實戰經驗直接授與學員。
n DTV/TV課程乃為美國Altera 開發產品的實作內容，影像處理及數位音效類乃為美國杜比及日本Panasonic所開發，AOI影像辨識IC設計乃為國內外光學檢測設備大廠所開發。因此課程內容及硬軟體IP皆為業界所迫切需求之實作部份。
n 課程大綱及課程如下
| 班別 | 課程名稱 | 上課時數 | 實習時數 | 合計時數 | 開課期間 (含上課時段) | 課程大綱 |
| 1 | 數位IC設計人材培訓實戰班 | 16 | 16 | 32 | 假日班(日) 5天x 6hrs +2hrs 7/12，7/19，7/26，8/2，8/9 (13:30-17:00,18:00-20:30) 8/16 (18:30-20:30) | n Combinational Logic。 n Sequential Logic。 n Pipeline Architecture。 n Synchronous Design Techniques。 n Synthesizable HDL Coding Style。 n RISC CPU Architecture。 n DRAM/SRAM/Flash。 Controller。 n VGA and Audio Controller n 專題製作。 |
| 課程簡介 | ||||||
| 數位電路是現代電子產品的核心基礎。舉凡所有用戶想要的功能或產品差異多半要依賴數位IC設計師以深厚的設計經驗來實現.我們期待在這門課當中，將毫無基礎之學員訓練成能獨立設計之數位IC設計師。 所開課程所使用之硬軟體全套教材及設備為 Altera 最新為滿足業界 IC 設計需求所精心設計，此套教材目前為全球500所以上國際名校(麻省理工，普渡，康乃爾，英國劍橋，多倫多大學，美國空軍基地)，及國際大廠 (Intel，杜比，日本Panasonic，SHARP) 等所採用於教學及研發訓練用。硬軟體教材與國際同步，能符合學員的要求。 為配合半導體學院達成今年之特別目標，友晶科技不計成本，免費贈送每位上課學員每人一套最新 Cylcone 3 FPGA 多媒體開發平台 (以65nm，具16萬LEs – 約200萬Gate Count之FPGA為核心)。以期使學員能充份運用課後時間，在家實作指派之實習作業。 | ||||||
| 班別 | 課程名稱 | 上課時數 | 實習時數 | 合計時數 | 開課期間 (含上課時段) | 課程大綱 |
| |||||||||||
| 2 | DTV/TV 數位電視影像 IC設計與實作 | 16 | 16 | 32 | 假日班(六) 5天x 6hr + 2hr 5/16，5/23，6/6，6/13 (13:30-17:00,18:00-20:30) 6/20(13:30-17:30,18:00-22:00) 平日晚上班(四)10 x 3hr + 2hr 6/25，7/2，7/9，7/16，7/23，7/30，8/6，8/13， 8/20，8/27 (18:40-21:40) 9/3 (19:40-21:40) | n 電視訊號介紹。 n TV DECODER原理與實際元件介紹。 n I n ITU656 YUV 4：2：2 原理與解碼電路設計。 n 基本De_interlace原理與電路設計。 n VGA規範與VGA timming電路設計。 n MEMORY在Video上的應用與 Memory controller設計。 n 影像縮放 Scaler 及 Frame Buffer 設計 |
| |||||||||||
| 課程簡介 |
| |||||||||||||||||
| n 本課程將業界常用之TV/DTV影像處理ASIC之設計公開並實作。 n 由友晶科技資深技術經理親自授課 (Altera 數位電視 IP Core 首席設計師) n 替業界培訓可立刻上手之DTV/多媒體視訊方面之IC設計工程師。 n 本課程公開所有Verilog code。此課為業界前所未有，以最開放之Open Core胸襟，將多年累積之IP智財免費開放給學員學習。 n 每個學員使用一套DE2 FPGA多媒體平台。 n 每位學員需實作出一完整之DTV Box (數位電視盒)之Controller ASIC設計專題(以FPGA 實現) 。 |
| |||||||||||||||||
| 班別 | 課程名稱 | 上課時數 | 實習時數 | 合計時數 | 開課期間 (含上課時段) | 課程大綱 |
| |||||||||||
| 3 | 機器視覺基礎硬體設計與實作 | 9 | 9 | 18 | 假日班(六) 3天x 6hr 6/27，7/4，7/11 (13:30-17:00,18:00-20:30) 平日晚上班(二) 6天x3hr 5/19，5/26，6/2，6/9，6/16，6/23 (18:40-21:40) | n AOI原理及系統簡介 n CMOS Sensor Interface介紹 n CMOS Sensor I n Frame Grabber設計 n 以 FPGA(RTL Code) 實現所需影像強化及偵測取像功能 n 專題實作(每位學員皆需實作出一部 以 FPGA處理及CMOS Sensor取像之影像辯識平台) |
| |||||||||||
| 課程簡介 |
| |||||||||||||||||
| 隨著科技的進步，產品複雜度增高。檢查許多產品高階如IC晶片，PCB，低階如標籤黏貼是否正常，不僅人類眼睛難以負荷，也無法達到快速判斷與一致性的要求。AOI（Automatic Optical Inspection），也就是自動光學檢測的發明，利用攝影機當作雙眼，由電腦對成品做全自動的分析，大大的降低了檢測所需要的時間和人力。 除了半導體之外，AOI檢測同樣在平面顯示器、發光二極體、印刷電路板、生醫等產業扮演重要角色。如何培養AOI 產業所需 IC 之設計人材為當務之急。 n 本課程介紹AOI基礎硬體架構及所需影像處理ASIC之設計 n 訓練國內 LCD/PCB/Wafer檢測設備廠商在核心硬體板卡及FPGA之設計上之設計能力。 n 由友晶科技之 AOI 影像設計團隊主設計師親自授課。 n 詳細介紹 AOI 之原理及硬軟體平台。 n 每個學員使用一套DE2 及五百萬相素數位相機開發平台。 n 每位學員需實作出一以 五百萬相素CMOS Sensor為取像IC(以FPGA實作)。內容紮實緊湊! |
| |||||||||||||||||
| 班別 | 課程名稱 | 上課時數 | 實習時數 | 合計時數 | 開課期間 (含上課時段) | 課程大綱 | ||||||||||||
| 4 | 數位電視降低影像雜訊(Noise Reduction) 的基礎設計與實作 | 9 | 9 | 18 | 假日班(六)3天x 6hr 8/8，8/15，8/22 (13:30-17:00,18:00-20:30) | n 常見影像雜訊的種類與生成原因 n 一般降低影像雜訊的方法 n 基本Motion Detector的原理與電路設計 n 常見Edge Detector的方法與電路設計 n 基本Block Detector的方法與電路設計 n Memory的利用與Memory controller 的設計 n IIR Filter與FIR Filter 的原理與基本設計 | ||||||||||||
| 課程簡介 | ||||||||||||||||||
| 有線/衛星信號傳輸時會夾帶雜訊干擾影像，而DVD播放器也因為影像資料的壓縮，產生視覺不能接受的副作用。本課程將針對各種常見影像雜訊的生成原因，業界常用於降低雜訊的設計完全公開，並實作教學。上完本課程後，會培養更專業的眼睛，對畫質模糊化、殘影的產生等都會變得更敏銳。 n 學員須完成數位電視降低雜訊的影像處理之專題設計，每位學員需完整實作出一部數位電視盒之IC外，並需設計出各類雜訊控制之電路/IP Core。在僅僅18小時中，學到業界最實用的技術，並且上手。 n 一般學校教學在此類教學上多偏重數學公式及理論推導，本課程將業界實際ASIC設計角度親自帶領學員實作出各類影像處理電路。 | ||||||||||||||||||
| 班別 | 課程名稱 | 上課時數 | 實習時數 | 合計時數 | 開課期間 (含上課時段) | 課程大綱 | ||
| 5 | 數位電子琴音效合成IC設計及實作 | 9 | 9 | 18 | 假日班(六) 3天x 6hr 7/18，7/25，8/1 (13:30-17:00,18:00-20:30)) | n 常見電子合成器的控制介面 n 一般電子琴各種聲音的產生方式 n 基本Waveform Generator的原理與電路設計 n 基本Pitch與Tempo的介紹與電路設計 n 基本ADSR 包絡的介紹與電路設計 n Memory的利用與Memory controller 的設計 n Audio Codec 實際元件介紹 | ||
| 課程簡介 | ||||||||
| 數位電子琴是不分年齡層，非常受歡迎的消費電子娛樂產品，低階從玩具市場，至高階專業演奏用樂器領域，數位電子琴的音色合成IC，扮演了關鍵市場區分的重要角色。 數位電子琴比較特別的是可以當很多種樂器的聲音來使用，還有內建Demo的功能。本課程將數位電子琴的基本設計大解碼，包含樂曲演奏電路原理、音調和節奏的控制、合絃音色的產生方法等，並實作教學。 本課程須完成簡易數位電子琴之專題設計。每位學員需完整實作出一部電子琴及其控制 IC (以FPGA實現)。並設計出各種樂器音色合成電路/IP。 | ||||||||
| 班別 | 課程名稱 | 上課時數 | 實習時數 | 合計時數 | 開課期間 (含上課時段) | 課程大綱 | ||
| 6 | 遊戲機特殊音效IC的基礎設計與實作 | 9 | 9 | 18 | 假日班 (六) 3天x 6hr 8/29，9/5，9/12(13:30-17:00,18:00-20:30) | n 常見遊戲機特殊音效的訊號介紹 n ADPCM Decoder設計 n 基本Pitch的電路設計 n 基本LFO與Noise Generator的電路設計 n ADSR envelopes設計 n Reverb特殊音效的介紹與電路設計 n Memory的利用與Memory controller 的設 n Audio Codec設計 | ||
| 課程簡介 | ||||||||
| 在全球經濟海嘯中，遊戲產業逆勢當紅，一支獨秀。在遊戲產業中，除了軟 體動畫外，最有挑戰的當屬遊戲配樂了。 遊戲機在IC音效處理方面，會有搭配場景的背景音樂，和動作細節的特殊配 音。隨著遊戲複雜程度的快速增加，先進遊戲機在硬體上(如XBOX, PS3)最大的挑戰便在於如何在有限的硬體記憶容量下，利用相同場景有不斷重複的特性，使用類似樂譜的方法達成。再加上Reverb各種音效的處理，會令人更有身立其境的真實效果。而動作細節的方面如打鬥聲等可利用Noise等技術合成出。 1. 課程將業界常用於遊戲機特殊音效的設計公開並實作。 2. 每位學員須完成簡易遊戲機特殊音效IC之專題設計， 3. 每位學員需完整實作完整遊戲機特殊音效合成IC (以FPGA實作) 。 4. 於實際硬體上設計出各種特殊音效合成IP Core。 | ||||||||
| 班別 | 課程名稱 | 上課時數 | 實習時數 | 合計時數 | 開課期間 (上課時段) | 課程大綱 |
| 7 | 高速40奈米FPGA電路系統設計 | 4 | 4 | 8 | 假日班(日) 2天 x4hr 8/23，8/30 (13:30-17:30) | n FPGA介面架構 n IO Interface n FPGA Configuration Interface n FPGA的高速記憶體週邊電路設計 n DDR2 Memory Controller n DDR3 Memory Controller n FPGA Power管理設計 n |
| 課程簡介 | ||||||
| 台灣產業目前需要急速轉型以因應大陸及開發中國家之低價產品競爭。許多利基型藍海市場之產品具有一共同特色 – 少量、多樣、高複雜度、高利潤。這類產品中的核心IC，因為有著高複雜度和高利潤之特性，所以多數皆以最先進之 FPGA 來實現。 目前業界由台積電剛剛量產成功的 40nm FPGA，在設計上需要許多特別的考量，方能讓FPGA順利在系統中工作。因此，如何培養業界所需之高階FPGA設計人材便成了當務之急。 n 本課程由全球第一個 40nm FPGA 系統設計團隊親自授課。 n 詳細解說 Power，起動電路，JTAG 下載電路，BANK IO 規劃方法。 n 特殊高速 n 探討FPGA完整週邊電路架構與高速介面電路設計。 | ||||||
| 班別 | 課程名稱 | 上課時數 | 實習時數 | 合計時數 | 開課期間 (含上課時段) | 課程大綱 |
| 8 | PCB 高速訊號模擬及Layout設計 | 4 | 4 | 8 | 假日班(日) 2天 x4hr 9/6，9/13 (13:30-17:30) | n 訊號完整性的基本原理 n 傳輸線理論、阻抗定義及匹配設計 n 串音的生成與防制 n PCB基本架構和疊構設計 n 高速訊號模擬實作(一) n Pre-simulation n 電路設計技巧分析 n PCB Layout設計及規則設定 n 高速訊號模擬實作(二) n Post-simulation n 訊號模擬分析與比較 |
| 課程簡介 | ||||||
| 台灣產業目前需要急速轉型以因應大陸及開發中國家之低價產品競爭。許多利基型藍海市場之產品具有一共同特色 – 少量，多樣，高複雜度，高利潤。這類產品中的核心PCB 多為高速及多層(18層以上)之產品特性。 高速PCB之設計關鍵，在於能否能正確無誤的以 HSPICE 等工具完成 pre-layout simulation 或 post-layout simulation。 n 本課程由友晶常年設計20層以上高速 PCB之主設計師授課。 n 使參加學員了解PCB高速訊號模擬分析技巧。 n 探討PCB上影響訊號完整性所應注意的Layout規則及解決對策。 n 介紹如何在PCB層級的高速訊號模擬及Layout階段時做最佳的考量設計。 n 透過實際高階全球產品的設計過程，使學員在最短時間學習業界頂尖設計師之設計考量。 | ||||||
友晶科技開課一覽表 洽詢電話(03)5508800 ext.213
| 一般學員 | 半導體產業人員 | 時數 | 五月 | 六月 | 七月 | 八月 | 九月 | |
| 基礎人材培訓類：基礎 | ||||||||
| 數位IC設計人材培訓實戰班 | 16000 | 8000 | 32hrs | (日)7/12 | ||||
| 核心技術養成類：中 | ||||||||
| DTV/TV電視/影像 IC設計與實作 | 16000 | 8000 | 32hrs | (六)5/16 | (四)6/25 | (日)8/2 | ||
| 機器視覺基礎硬體設計與實作 | 12000 | 6000 | 18hrs | (二)5/19 | (六)6/27 | |||
| 數位電子琴音效合成IC設計與實作 | 12000 | 6000 | 18hrs | (六)7/18 | ||||
| 高階產品設計類：高階 | ||||||||
| 數位電視雜訊控制IC設計與實作 | 12000 | 6000 | 18hrs | (六)8/8 | ||||
| 遊戲特殊音效IC之設計與實作 | 12000 | 6000 | 18hrs | (六)8/29 | ||||
| 高速40奈米FPGA電路系統設計 | 5000 | 2500 | 8hrs | (日)8/23 | ||||
| PCB 高速訊號模擬及Layout設計 | 5000 | 2500 | 8hrs | (日)9/6 |
詳細日期時間表
| DTV/TV電視/影像 IC設計與實作 | (六)5/16，5/23，6/6，6/13 (13:30-17:00,18:00-20:30) 6/20 (13:30-17:30,18:00-22:00) |
| 機器視覺基礎硬體設計與實作 | (六)6/27，7/4，7/11(13:30-17:00,18:00-20:30) |
| 數位電子琴音效合成IC設計與實作 | (六)7/18，7/25，8/1(13:30-17:00,18:00-20:30) |
| 數位電視雜訊控制IC設計與實作 | (六)8/8，8/15，8/22(13:30-17:00,18:00-20:30) |
| 遊戲特殊音效IC之設計與實作 | (六)8/29，9/5，9/12(13:30-17:00,18:00-20:30) |
| 機器視覺基礎硬體設計與實作 | (二)5/19，5/26，6/2，6/9，6/16，6/23(18:40-21:40) |
| DTV/TV電視/影像 IC設計與實作 | (四)6/25，7/2，7/9，7/16，7/23，7/30，8/6，8/13， 8/20，8/27(18:40-21:40) 9/3 (19:40-21:40) |
| 數位IC設計人材培訓實戰班 | (日)7/12，7/19，7/26，8/2，8/9，(13:30-17:00,18:00-20:30) 8/16 (18:30-20:30) |
| 高速40奈米FPGA電路系統設計 | (日)8/23，8/30 (13:30-17:30) |
| PCB 高速訊號模擬及Layout設計 | (日)9/6，9/13 (13:30-17:30) |
學費：
| 套裝課程/ 單班課程 | 半導體產業從業人員價格 | 原價 |
| 數位IC設計人材培訓實戰班 | 8000 | 16000 |
| DTV/TV電視/影像 IC設計與實作 | 8000 | 16000 |
| 機器視覺基礎硬體設計與實作 | 6000 | 12000 |
| 數位電子琴音效合成IC設計與實作 | 6000 | 12000 |
| 數位電視雜訊控制IC設計與實作 | 6000 | 12000 |
| 遊戲特殊音效IC之設計與實作 | 6000 | 12000 |
| 高速40奈米FPGA電路系統設計 | 2500 | 5000 |
| PCB 高速訊號模擬及Layout設計 | 2500 | 5000 |
一. 以上打*之課程，有大量課後作業需要學員練習。因此友晶科技不計成本，贈送每位學員一套價值6500元最新Cylcone
二. 團報優惠：鼓勵有志之士一同成為高階IC設計工程師新貴，課程不限，三人團報95折；五人團報9折。
三. 學術界優惠：各項現金折扣後繳費金額每滿1000送200產品折價卷，相當於8折優惠。(半導體從業人員因有政府補助，不另贈送折價卷) 產品折價卷金額約當現金，可以購買任何友晶科技產品。認劵不認人，每張折價券恕不找零，亦不得兌換現金。
範例：
| 課程10000元 | 一人 | 三人團報 95折 | 五人團報 9折 |
| STEP1 團報優惠 現金折扣 | 10000元 | 9500元 | 9000元 |
| STEP2 學界優惠 繳費金額每1000元送200元產品折價券 | 贈2000元產品折價卷 | 贈1800元產品折價卷 | 贈1800元產品折價卷 |
四. 經濟部補助半導體從業人員資格認定，概以學員就業之公司係屬下列範圍：
(一)半導體年鑑廠商名錄所列之公司。
(二)以經濟部商業司登記
明確從事半導體設計、製造、封裝、測試業務(查詢網址http://gcis.nat.gov.tw/open_system_1.htm) ，如：
- 積體電路設計登記項目，包括產品設計服務、積體電路設計研發、積體電路之電腦輔助設計技術服務等。
- 積體電路製造登記項目，包括從事製造與銷售積體電路以及其他半導體晶圓及裝置等、積體電路之電腦輔助設計技術服務。
- 積體電路封裝登記項目，包括：
(1)從事各型積體電路之製造、組合、加工、測試及外銷。
(2)其他電機及電子機械器材製造業(積體電路引線架、球陣列矩陣基板及覆晶基板)。
(3)其他工商服務業（積體電路之測試）。
(4)其他電機及電子機械器材製造業(積體電路引線架球陣列矩陣基板及其光罩之製造。
- 積體電路測試登記項目。
- 相關系統業者，舉凡半導體技術之相關系統業者，包括資訊、通訊、視訊、光電等相關系統或週邊業者，或提供半導體相關之專利、智財權或技術顧問服務者。
- 光電、太陽能、LCD相關產業。
(三)其他可諮佐證文件證明其從事半導體設計、製造、封裝、業務者。
五. 為維護最佳學習成果與多數學員權益，友晶科技保留一切修正與解釋權利。
洽詢專線 03 5508800 ext 213
