Verilog - 随笔分类 - OneSeven

摘要：工程文件： /Files/lwpo2008/SampleLogicRealTime.rar [代码]RTL图：状态转换图：阅读全文

posted @ 2009-08-29 20:33 OneSeven 阅读(299) 评论(0) 推荐(0)

摘要：工程文件：/Files/lwpo2008/SampleLogic.rar[代码]综合后RTL图：阅读全文

posted @ 2009-08-21 22:53 OneSeven 阅读(407) 评论(1) 推荐(1)

摘要：【原创】基于FPGA的等精度测频方法（学习实验）1、多周期等精度测频的时序预置闸门时间产生电路产生预置闸门时间TP，TP经同步电路产生与被测信号（fx）同步的实际闸门时间T。主门Ⅰ与主门Ⅱ在时间T内被同时打开，计数器Ⅰ和Ⅱ分别对 fx和 f0 进行计数。2、实现1. 闸门信号与被测信号同步2. 在闸门信号与被测信号的同步下降沿锁存计数值3、Veril... 阅读全文

posted @ 2009-08-20 13:53 OneSeven 阅读(1394) 评论(7) 推荐(2)

随笔分类 - Verilog