2021年12月29日
pipeline 1 stage
摘要： 理解说明： 1）：valid_out 信号完全依赖于 rff_valid变量 2）：ready_in作为反压信号，影响着中间寄存器reg的状态，低电平开始反压，如下表格所示 rffce_valid ready_in ready_out 0 0 1 0 1 1 1 0 0 1 1 1 代码 例化时： 阅读全文
posted @ 2021-12-29 12:45 nispur 阅读(51) 评论(0) 推荐(0)