EDA爱好者

摘要： Abstract UltraEdit預設沒有支援Verilog語言，該如何讓UltraEdit顯示出Verilog的語法關鍵字呢? Introduction Step 1： 修改wordfile.txt 在C:\Program Files\UltraEdit-32\wordfile.txt加入以下資料 /L14"Verilog 1364-2001" Line Comment = // Block... 阅读全文

摘要： Filename : test Compiler : Quartus II 8.1 Description : 存在两个always块对同一reg型赋值的状况 源代码如下： module test(clk,rst_n,datain,dataout); input clk,rst_n; input [2:0] datain; output [2:0] dataout; reg [2:0]... 阅读全文