上一页 1 2 3 4 5 6 7 ··· 9 下一页
摘要: BNF表达式以前没有学过,ysyx的nemu项目里用到了,在这里整理一下学习笔记。 BNF表达式可以简洁地定义一种语言的格式 ,基本格式为:<non-terminal> ::= <replacement> 。non-terminal为”非终止符号“,replacement为代替物,可以用于诠释左边的 阅读全文
posted @ 2024-05-13 16:49 namezhyp 阅读(145) 评论(0) 推荐(0)
摘要: 基本逻辑: and a&b 与 同为1时输出1or a|b 或 有一个为1输出1xor a^b 异或 ab不同时输出1nand !(a&b) 与非 not and a与b再取反nor ~(a|b) 或非 a或b再取反xnor a~^b 同或 ab相同时输出1anotb a&(!b) a与非b and 阅读全文
posted @ 2024-03-29 11:35 namezhyp 阅读(533) 评论(0) 推荐(0)
摘要: 在使用docker sytem prume指令清理了docker当前的所有镜像和容器后,docker的虚拟磁盘ext4.vhdx所占用的空间一点也没有减少。 使用docker system df指令查看,能清理的都已经清理了。 查阅资料后才发现,由于我安装docker时是基于wsl而不是hyper- 阅读全文
posted @ 2024-03-15 16:39 namezhyp 阅读(965) 评论(0) 推荐(0)
摘要: 在本地win11环境下部署了一个odoo17,一开始还好好的,运行几次之后,每次登录就会报错,安装模块时也会报错。 一开始,服务器的报错信息提示keyerror:mail.... 个人判断应该是缺少模块,在尝试安装了邮件营销的模块后恢复正常。但是随后尝试别的模块时又开始报错。 网页前端和服务器的报错 阅读全文
posted @ 2024-02-20 09:04 namezhyp 阅读(382) 评论(0) 推荐(0)
摘要: 提问的智慧 https://github.com/ryanhanwu/How-To-Ask-Questions-The-Smart-Way/blob/main/README-zh_CN.md 在阅读这篇文章以后,总体来说,我希望我尽量能够做到上面所提醒的内容。关于提问,我觉得要获得解答,首先需要让对 阅读全文
posted @ 2024-02-18 16:10 namezhyp 阅读(109) 评论(0) 推荐(0)
摘要: 监视器这一章节,所需的代码都在nemu/src/monitor/sdb下,修改也是集中在这里修改,讲义讲的有点模糊,所以我直接写在这里。 相比于scanf ,sscanf可以从字符串中读取内容。 比如char str[]="123 4.567 yes" sscanf就可以sscanf("%d %lf 阅读全文
posted @ 2024-02-03 09:10 namezhyp 阅读(192) 评论(0) 推荐(0)
摘要: 编译中出错:提示没有 <SDL2/SDL.h>头文件 查看错误信息,出错的文件在abstract-machine文件夹里,叫input.c,里面引用了SDL2/SDL.h 这个头文件,但是我只在fceux文件夹里搜到了sdl.h,考虑到linux区分大小写,搜索以后,我觉得我应该是系统缺少了SDL库 阅读全文
posted @ 2024-02-01 17:53 namezhyp 阅读(495) 评论(0) 推荐(0)
摘要: 版本:ubuntu22.04, 型号:N100 一开始是正常有图形界面的,但是在商店里尝试安装了steam-installer以后,屏幕突然黑掉,只剩下一个光标,再重启就只剩下了命令行界面。 考虑到刚下载了程序,可能是因为驱动被改了。但是参考网上的教程,我决定重新安装gnome,看看能不能让系统恢复 阅读全文
posted @ 2024-01-31 15:54 namezhyp 阅读(3514) 评论(0) 推荐(0)
摘要: 在verilator指令的末尾要加上--trace选项,会在obj文件夹里生成对应的xxx_vcd_c.d和.o文件。 在上一部分里,c语言代码里只写了逻辑部分,但是想要gtkwave查看波形,还需要在代码里增加vcd指针并记录波形。 新的代码如下: #include <stdio.h> #incl 阅读全文
posted @ 2024-01-27 11:21 namezhyp 阅读(2703) 评论(0) 推荐(0)
摘要: 虽然已经看过了c语言,但是verilator用的语法我还是第一次见。 module top( input a, input b, output f ); assign f = a ^ b; endmodule //这是verilog代码,单另起一个文件,后缀用.v 不要当成c的代码 #include 阅读全文
posted @ 2024-01-25 17:55 namezhyp 阅读(705) 评论(0) 推荐(0)
上一页 1 2 3 4 5 6 7 ··· 9 下一页