摘要： 虽然已经看过了c语言，但是verilator用的语法我还是第一次见。 module top( input a, input b, output f ); assign f = a ^ b; endmodule //这是verilog代码，单另起一个文件，后缀用.v 不要当成c的代码 #include 阅读全文