2011年4月29日
在Quartus下仿真FIFO的读写
摘要： 因为处理的AD需要用FIFO匹配时序和速度构建了一个8bit*8(深度)的FIFO异步清零如下图所示：各个管脚都是高电平有效，加入时序仿真如下：仿真结果如下：在结果中能看到很不稳定的现象发生：原因应该就是网上大家说的，使用格雷码或者使用触发器级联看看是不是可以解决问题。 阅读全文
posted @ 2011-04-29 14:53 窗外.yu.好大 阅读(1115) 评论(1) 推荐(0)