摘要：
前两篇讲了差异和存储器适配，这篇进入实际操作——从拿到 ASIC RTL 到生成 FPGA bitstream，每一步做什么、用什么命令、踩什么坑。 阅读全文
posted @ 2026-07-31 16:20
小民的硬件笔记
阅读(0)
评论(0)
推荐(0)
摘要：
ASIC 移植 FPGA，存储器的坑比时钟更隐蔽——不是简单的 SRAM 换 BRAM，Flash 的"只能 1→0"、"擦除全 1"这些物理约束，FPGA 的 BRAM 一概不认。
本文覆盖 SRAM 到 BRAM 的封装层设计，以及本项目中最大的一项改造——Flash 语义适配层的六层架构。 阅读全文
posted @ 2026-07-31 16:19
小民的硬件笔记
阅读(0)
评论(0)
推荐(0)
摘要：
把 ASIC 设计搬到 FPGA 上做原型验证，不是简单的语法替换——从时钟、存储、I/O 到底层的 DFT 逻辑，每个维度都有一组必须遵守的规则。
本文梳理 ASIC 与 FPGA 在七个核心维度上的差异，以及每条差异对应的移植策略。适合接手移植任务时建立全局认知。 阅读全文
posted @ 2026-07-31 16:18
小民的硬件笔记
阅读(0)
评论(0)
推荐(0)
摘要：
FPGA 工程跑完 Implementation，红字 Slack 负值——下一步该看什么？改约束还是改 RTL？
本文用一张决策树贯穿门控时钟、组合逻辑深度、跨时钟域三类最常见违例，附时序报告阅读方法和检查清单。 阅读全文
posted @ 2026-07-31 16:05
小民的硬件笔记
阅读(1)
评论(0)
推荐(0)
摘要：
FPGA 工程改一行代码就要跑一次全量编译，等半小时是常事。增量编译能让这个等待降到几分钟。 本文覆盖 Vivado 增量实现和增量综合的 GUI / Tcl 操作、工作原理、适用边界和常见陷阱。 一、增量编译解决什么问题 Vivado 全量编译走完 synth → place → route → 阅读全文
posted @ 2026-07-31 16:00
小民的硬件笔记
阅读(2)
评论(0)
推荐(0)
浙公网安备 33010602011771号