摘要: 软件版本:Anlogic -TD5.9.1-DR1_ES1.1 操作系统:WIN10 64bit 硬件平台:适用安路(Anlogic)FPGA 实验平台:米联客-MLK-L1-CZ06-DR1M90G开发板 板卡获取平台:https://milianke.tmall.com/ 登录"米联客"FPGA 阅读全文
posted @ 2024-07-19 19:54 米联客(milianke) 阅读(1) 评论(0) 推荐(0) 编辑
摘要: 软件版本:Anlogic -TD5.9.1-DR1_ES1.1 操作系统:WIN10 64bit 硬件平台:适用安路(Anlogic)FPGA 实验平台:米联客-MLK-L1-CZ06-DR1M90G开发板 板卡获取平台:https://milianke.tmall.com/ 登录"米联客"FPGA 阅读全文
posted @ 2024-07-18 19:53 米联客(milianke) 阅读(3) 评论(0) 推荐(0) 编辑
摘要: 1 概述 本系统中,主要使用了安路PH1A系列FPGA PH1A180SFG676 FPGA芯片,该芯片具有最大226个GPIO、210K 等效LUT4s、600个DSP、129Kbit ERAM、16个PLL、2组MIPI 4Lane 或者1组MIPI 8lane CSI ,单lane速度高达2. 阅读全文
posted @ 2024-03-14 09:27 米联客(milianke) 阅读(207) 评论(0) 推荐(0) 编辑
摘要: 软件版本:vitis2021.1(vivado2021.1) 操作系统:Ubuntu18.04 硬件平台:适用XILINX A7/K7/Z7/ZU/KU系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑! 1.1概述 基于XILINX XDMA的开发应用环境需要用 阅读全文
posted @ 2024-01-13 10:27 米联客(milianke) 阅读(48) 评论(0) 推荐(0) 编辑
摘要: 软件版本:无 操作系统:WIN10 64bit 硬件平台:适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑! 1概述 本小节讲解Verilog语法的低功耗设计,需要掌握几种低功耗设计的方法。 2低功耗简介 低功耗技术在当今得到越来越广泛的发展,在你的身边 阅读全文
posted @ 2024-01-07 12:59 米联客(milianke) 阅读(102) 评论(0) 推荐(0) 编辑
摘要: 软件版本:无 操作系统:WIN10 64bit 硬件平台:适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑! 1概述 本小节主要讲解Verilog语法的FIFO设计,需要掌握FIFO的基本原理,掌握同步FIFO和异步FIFO的结构。 2同步FIFO FI 阅读全文
posted @ 2024-01-07 12:49 米联客(milianke) 阅读(51) 评论(0) 推荐(0) 编辑
摘要: 软件版本:无 操作系统:WIN10 64bit 硬件平台:适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑! 1概述 本小节讲解Verilog语法的时钟分频设计,需要掌握时钟的特性,以及如何进行时钟分频设计。 2时钟分频 在FPGA的硬件电路设计中,PC 阅读全文
posted @ 2024-01-07 12:37 米联客(milianke) 阅读(137) 评论(0) 推荐(0) 编辑
摘要: 软件版本:无 操作系统:WIN10 64bit 硬件平台:适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑! 1概述 本小节讲解Verilog语法的复位设计,需要掌握复位电路的同步复位、异步复位、异步复位同步化和异步复位同步释放。 2复位电路简介 为确保 阅读全文
posted @ 2024-01-07 12:37 米联客(milianke) 阅读(114) 评论(0) 推荐(0) 编辑
摘要: 软件版本:无 操作系统:WIN10 64bit 硬件平台:适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑! 1概述 本小节主要讲解Verilog语法的跨时钟域设计,需要掌握跨时钟域时快慢时钟之间信号是如何同步的。 2跨时钟域慢速到快速时钟 由慢时钟到快 阅读全文
posted @ 2024-01-07 12:36 米联客(milianke) 阅读(197) 评论(0) 推荐(0) 编辑
摘要: 软件版本:无 操作系统:WIN10 64bit 硬件平台:适用所有系列FPGA 登录"米联客"FPGA社区-www.uisrc.com视频课程、答疑解惑! 1概述 本小节主要讲解Verilog语法的同步与异步设计,需要掌握同步时钟和异步时钟的设计方法。 2同步时钟 数字电路设计中,一般认为,频率相同 阅读全文
posted @ 2024-01-07 12:36 米联客(milianke) 阅读(64) 评论(0) 推荐(0) 编辑