摘要： verilog中的综合和不可综合总结Verilog中综合的概念 综合就是EDA工具或者说综合工具把我们编写的verilog代码转化成具体电路的过程。Verilog中有很多语法，结构，过程，语句，有些是可以综合的，有些是不可以综合的，不可综合的语句或者语法通常用在testbench中，只是用来仿真验证。（1）所有综合工具都支持的结构：always，assign，begin，end，case... 阅读全文

摘要： 同步时序电路的一般形式 时序电路由组合逻辑以及一个或多个触发器实现。一般的架构如下图所示：W为输入，Z为输出，触发器中存储的状态为Q。在时钟信号的控制下，触发器通过加在其输入端的组合逻辑输入，使得电路从一个状态变成另一个状态。采用边沿触发的触发器可以确保一个时钟周期内只发生一次状态变化。它们可以由时钟上升沿或下降沿触发，产生这种状态变化的时钟边沿称为有效时钟边沿。 发器有两路组... 阅读全文

摘要： 常用的时序电路介绍T触发器和JK触发器 在D触发器输入端添加一些简单的逻辑电路，可以生成另一种类型的存储元件。比如下图所示的T触发器。该电路有一个上升沿触发的触发器和两个与门，一个或门，以及一个反相器组成。 在时钟上升沿到来之时，若T=0，则D=Q，若T=1，则D=~Q，因此，若T=0，在上升沿，电路保持当前状态，若T=1，则当前状态反转。 T触发器特性表图下，T触发器是... 阅读全文

摘要： 常用的时序电路介绍寄存器 一个触发器可以存储一位数据，由n个触发器组成的电路可以存储n位数据，我们把这一组触发器叫做寄存器。寄存器中每个触发器共用同一个时钟。 下面是n位寄存器的代码，我们通过一个参数定义n，在实例化时传入参数n。module regne (D, clk,Rst_n,E,Q); parameter n=4; input [n-1:0] D; input clk... 阅读全文

摘要： 常用的时序电路介绍 在电平敏感的锁存器时钟信号有效期（高电平）期间，锁存器的状态随着输入信号的变化而变化。有时候，我们需要存储器的状态在一个时钟周期只改变一次，这个时候就用到了触发器。触发器(flipflop)这个术语表示在时钟的边沿时刻改变状态的存储元件。下面分别是D锁存器，D触发器(正边沿，上升沿触发),D触发器(负边沿，下降沿触发)的图形符号。图中用>表示边沿触发，小圆圈表示该触发... 阅读全文

摘要： 常用的时序电路介绍 组合电路：这类电路的输出信号值仅却决于输入端信号值。 时序电路：时序电路的输出值不仅取决于当前的输入值，还取决于电路的历史状态，所以时序逻辑电路中包含保存逻辑信号值的存储元件，存储元件中的值代表了当前电路的状态。当电路的的输入信号值发生改变时，新输入的信号值可能使电路保持同样的状态，也可能使电路进入另一种状态，随着时间推移，输入信号值的变化导致电... 阅读全文

摘要： 函数和任务函数https://wenku.baidu.com/view/d31d1ba8dd3383c4bb4cd283.htmlverilog中函数的目的是允许代码写成模块的方式而不是定义独立的模块。函数通常用于计算或描述组合逻辑。如果在模块内定义一个函数，则既可以用连续赋值语句，也可以用过程赋值语句调用。函数可以有不只一个输入，但只能有一个输出，因为函数名本身就充当输出变量。verilog中函... 阅读全文

摘要： 子电路模块子电路模块的使用 一个verilog模块能够作为一个子电路包含在另一个模块中。采用这种方式，所有的模块都必须定义在一个文件中，那么verilog编译器就必须被告知每个模块的所属。模块例化的通用形式和门例化语句类似。 modulename [#(parameter overrides)] instance_name( port_name([express... 阅读全文

摘要： Verilog模块Verilog中代码描述的电路叫模块，模块具有以下的结构：module module_name[ (portname {, portname})]; //端口列表[parameter declarations] //参数定义[input declarations] // I/O定义[output declarations][inout declarations][wire or ... 阅读全文

摘要： Verilog 操作运算符算术运算符+，-，*，/，**（加/减/乘/除/幂运算），乘法运算的结果的位宽是乘数和被乘数位宽的和。在进行整数的除法运算时，结果要略去小数部分，只取整数部分；而进行取模运算时（%，亦称作求余运算符）结果的符号位采用模运算符中第一个操作数的符号。-10%3 =-1 11%-3 结果为2注意：在进行算术运算时，如果某一个操作数有不确定的值x，则整个结果也为不确定值x。下面的... 阅读全文