摘要： 下图是8拍回环字突发传输：地址将在 32 字节边界处回环因此地址 0x3C 之后的地址是 0x20。下图是8增量半字突发传输，所以地址每次增加 2 个字节并且突发在递增因此地址连续增加通过了 16 字节边界。下图是未定义长度的增量突发。两个半字传输在地址 0x20 处开始。半字传输地址增加为 2。 三个字传输在地址 0x5C 处开始。字传输地址增加为 4。6 、地址译码对于每个总线上的从机来说使用... 阅读全文

摘要： 1. 安装Wmware和unbuntu，我安装的是Wmware workstation pro 12.1.1 build-3770994, unbuntu 是18.04.2 amd版本， ubuntu-18.04.2-desktop-amd64.iso2. 安装好unbuntu后，在/home/{username}目录里面创建目录riscv, 我的用户名是kaguo，所以创建的目录就是/home/... 阅读全文

摘要： 原帖地址：https://blog.csdn.net/jirryzhang/article/details/70084743https://www.cnblogs.com/smartjourneys/p/7218390.html 阅读全文

摘要： 原帖地址：https://www.cnblogs.com/aaronLinux/p/6218660.html 阅读全文

摘要： 原帖地址：https://blog.csdn.net/weiqifa0/article/details/82765892 阅读全文

摘要： 原帖地址：https://www.cnblogs.com/kingstacker/p/7454814.html1.什么是JTAG：Joint Test Action GroupJTAG是一种IEEE标准用来解决板级问题，开发于上个世纪80年代。今天JTAG被用来烧录、debug、探查端口。当然，最原始的使用是边界测试。边界测试：举个例子你有两个芯片，这两个芯片之间连接了很多很多的线，怎么确保这些线... 阅读全文

摘要： 原帖地址：https://blog.csdn.net/moon9999/article/details/75283926在Linux下对verilogHDL进行功能仿真时非常必要的，下面提供两种常见方式:1.命令行方式1)新建文件夹vcs_test，将所有的工程文件与tb文件复制入，testbench中可以没有在脚本文件中添加的函数，一般的tb文件就可以。本例子中有三个文件:clk_half.v,... 阅读全文

摘要： 原帖地址：https://blog.csdn.net/a8039974/article/details/51706906/ 逻辑单元在FPGA器件内部，是完成用户逻辑的最小单元。逻辑单元在ALTERA叫作（Logic Element，LE）LE，在XILNX中叫作LC(LOGIC CELL).逻辑单元与逻辑阵列 逻辑单元（Logic Element，LE）在FPGA器件内部，... 阅读全文

摘要： https://blog.csdn.net/ce123_zhouwei/article/details/6926425 阅读全文

摘要： https://wenku.baidu.com/view/2663f629ef06eff9aef8941ea76e58fafab04592.htmlhttps://www.cnblogs.com/lyuyangly/p/4853921.htmlAMBA APB总线 阅读全文