高灵敏度负载的电源设计：解读1/16砖纹波规格

DC-DC电源模块的输出纹波和噪声是影响后端模拟电路、射频通信、高精度ADC/DAC性能的关键因素。尽管模块内部已集成滤波电路，但系统级的噪声抑制仍需设计者关注。本文基于智腾1/16砖模块规格书中的纹波测试数据，分析纹波的来源、测试方法以及在实际布局中降低噪声的工程技巧。

一、规格书中的纹波参数解读
各1/16砖模块均提供了输出纹波和噪声峰峰值（Vp-p）指标，测试条件统一为：示波器带宽20MHz，探头外接0.1μF陶瓷电容与10μF电解电容（负载端并联）。典型数值如下：

观察可知：
输出电压越高，纹波绝对值通常越大，但相对纹波（纹波/输出电压）在较低电压时更显著（3.3V下100mV纹波占3%）。
不同型号的测试输出电容不同，反映厂商推荐的应用条件。Z28S05M80SNA使用10μF输出电容即达到50mV典型纹波，而Z18S24M50SNA需要47μF才能控制纹波。

二、纹波的构成与测试注意事项
开关电源的输出纹波由两部分组成：
开关纹波：与开关频率（1/16砖为330kHz）同频的周期性脉动，主要由电感电流纹波和输出电容ESR决定。
高频噪声：开关管导通/关断瞬间产生的尖峰，频率可达数十MHz，与PCB寄生参数、探头接地有关。
规格书中规定20MHz带宽测量是为了滤除超高频噪声，聚焦于对电路影响更大的低频纹波。同时要求探头外接0.1μF+10μF电容，这是为了模拟实际负载端的去耦效果，避免因引线电感造成测量值虚高。
工程测量建议：使用同轴电缆或专用纹波探头，采用“靠接法”——将探头地线环取下，用铜丝绕成小环直接焊在输出电容两端测量。避免使用长接地夹，否则会引入大量共模噪声。

三、降低输出纹波的系统级方法

1. 增加输出电容
   规格书给出的“最大容性负载”一般远大于测试使用的电容值。例如Z28S05M80SNA最大容性负载6000μF，而测试仅用10μF。在实际应用中，可以额外增加低ESR的陶瓷电容（如22μF×10个）来降低纹波。注意陶瓷电容的直流偏置效应：X5R/X7R材质在额定电压下容量可能下降80%，应选择更高耐压的电容或使用聚合物钽电容。

2. 加入二阶LC滤波器
   对于对噪声极其敏感的负载（如射频VCO、PLL），可在模块输出与负载之间加入额外的LC滤波级。典型电路：串联铁氧体磁珠（如BLM系列，阻抗100Ω@100MHz）+并联10μF陶瓷电容。注意LC滤波器的截止频率应远低于开关频率（330kHz），例如设截止频率为30kHz，L=10μH，C=2.2μF。但需注意LC谐振带来的稳定性问题，可并联阻尼电阻。

3. 优化PCB布局
   模块的输出引脚到负载的路径应短且宽，减少寄生电感。
   输出电容应紧靠模块输出引脚和负载之间，优先放置高频去耦电容（0.1μF-1μF）。
   使用多层板，输出电源层和地层相邻，形成平面电容。
   避免在输出回路中形成大的环路面积。

4. 远端采样（SNS）的正确使用
   1/16砖模块提供了+SNS和-SNS引脚，用于远端采样。如果负载与模块距离较远，应将SNS线分别连接到负载端的正负极，以补偿线路压降。但SNS线对噪声敏感，应成对走线并远离开关节点。

四、不同输出电压的纹波优化策略
低压大电流（3.3V/50W，15A+）
纹波电流大，应使用多颗低ESR陶瓷电容并联，总容值≥200μF。推荐布局：模块输出端先经过一个1μF+0.1μF高频去耦，再经过几个22μF陶瓷电容，最后到负载。
高压输出（24V/28V）
纹波电压绝对值可能达240mV，对于需要±1%精度的高压电源（如24V给运放供电），240mV纹波占1%，尚可接受。若需更低纹波，可加后级线性稳压器（LDO）或增加LC滤波。
模块输入侧的纹波
输入电流纹波也会通过传导干扰影响系统。规格书中提供了输入纹波电流值（如Z28S05M80SNA输入纹波210-300mA）。应在输入侧并联足够容量的电容（推荐100μF/100V电解电容+1μF陶瓷电容），并尽量缩短输入回路。

五、设计实例：为高精度ADC供电
需求：28V输入，输出5V/2A（10W）给16位ADC供电，要求输出纹波<10mV。
方案选择：Z28S05M80SNA（5V/16A额定，远大于需求）。然而其典型纹波为50mV，超出要求。
解决方案：
在模块输出端增加后级LC滤波：L=10μH（饱和电流≥5A），C=47μF陶瓷×2，形成截止频率约7kHz的低通滤波。
再使用一个低噪声LDO（如LT3042）降至5V，其PSRR在330kHz约40dB，可将50mV纹波抑制至0.5mV。
注意LDO的输入输出压差及功耗。5V降5V不可行，需将模块输出设为5.5V（上调10%），LDO输出5V。
如此可满足<10mV的严苛纹波要求。

六、结论
1/16砖电源模块的输出纹波参数在50-240mV范围内，对于大多数数字电路和模拟电路已足够。对于噪声敏感负载，可通过增加输出电容、添加LC滤波器或级联LDO等方式进一步降低纹波。在设计阶段应仔细阅读规格书中的纹波测试条件（20MHz带宽、外接电容），并在实际PCB布局中遵循高频设计原则。输出电容的选择、远端采样的正确使用以及输入侧滤波同样重要。合理的设计可将纹波控制在10mV以下，满足高精度应用需求。