摘要：数字逻辑VHDL 信号与变量 + signal是全局的，在整个结构体中都有效，它的赋值是在进程结束, 也就是最后的赋值是有效的。 + variable是局部的，它的赋值是立即生效的。 + 一般 变量 是在进程的说明部分中定义的 vhdl PROCESS(a, b, c) 在说明部分声明变量 VARI 阅读全文

摘要：数字电路逻辑设计摘要 BCD码 + Binary Coded Decimal, 使用二进制码(4位)的形式来表示(一位)十进制 + 有权BCD码: 8421, 2421等 + 无权BCD码: 余3码等 一个逻辑表达式的功能表达方式 + 通过真值表显示 通过真值表我们已经知道了该表达式的逻辑功能, 现 阅读全文