3.11节“观察亚稳态”

所谓亚稳态，是指异步数字电路中会碰到的时序问题。

亚稳态会延缓触发器（寄存器）的输出波形（上升沿下降沿的转换时间变长），间接增加器件内部的传播延时（delay），进而破坏原有的电路时序。

 

同步数字电路的设计关键点是建立和保持时间（Tsu和Thold）。

这两个参数是由数字电路的特性决定的（时钟沿触发机制），以下《建立时间、保持时间和时序约束条件》的文章做了直观的解释：

https://wenku.baidu.com/view/ce1996ce79563c1ec4da7163.html

 

异步数字电路中不同时钟域的接口处，由于相对时序不是稳定的，容易出现这种亚稳态的问题。

 

这个章节主要讨论了异步数字电路出现亚稳态的量化度量方法（MTBF）。

实际上是将异步时序的变化时间点视为时间轴上线性均匀分布，从而可以以（亚稳态窗口时间长度/时钟周期）来预估故障概率（Prob(失效)）。

通过Prob(失效)可以计算MTBF，其中R是输入信号的转换频率，书中以0.1*采样时钟频率来估计，实际电路可以通过统计或者码形分析的方法进行更为精确地评估：

 

中英文版本中的图3.30均有一处错误：

红圈中的延时参数应当为9.3ns，英文版本中对应该延时的描述如下：

这里反相器和异或门的传播延时为9.3ns，才能符合该电路的Fmax约为42MHz（23.6ns）的说法。

 

中文版本对于Prob（失效）的定义描述为“落在±Tw内，且在总的周期时间1/F之外的概率”，看完云山雾罩的。

英文原文如下：

显然定义的意思是“亚稳态窗口±Tw占时钟周期的比值”。这里“out of”明显不是“在...之外”的意思，应该翻译为“占...的比值”。

 

3.11节的参考讲义（《高速数字设计教程-Ch4_测量技术(4)》）链接如下，看讲义比看中文版本的书清晰得多：

http://www.doc88.com/p-4344111547960.html