摘要： 工作十年工程师的心得 工作十年工程师的心得 工具的使用欲善其事 必先利其器。我们做IC设计的需要掌握的工具：仿真（vcs、modelsim），综合工具（dc、QS、ISE），时序分析（pt、其他的）。以及后端的一些工具，比如astro。可以看到，这个synopsis公司一套工具都全了。那么，很多大学 阅读全文

摘要： 工程师必看：做完项目之后的九问！ 及时的自我总结,从技术上讲，每作完一个项目/电路设计，或者项目时间比较长，就在一段工作时间之后，好好小结一下最近的工作成绩，我觉得这是很有必要的。根据我个人的体会，可以参照下面的几点去总结。另外我还想说，项目的完成，是公司的获得，股东的收益，而自我的获得和提高，主要 阅读全文

摘要： 发现代码中的隐藏bug真的是一件令人振奋的事情，当然也会疲倦那么一下午！这个bug只有在一种在一个2604计数周期的一种情况下发生，所以即使是大量的仿真，未必也会发现的了，只有在以后的设计过程中，遇到这种类似的异步操作时多加留意，才是上策！ 阅读全文

摘要： taskrx_data_task;input[12:0]RXD;reg[3:0]i;beginfor(i=0;i<=13;i=i+1)beginrepeat(2603)@(posedgeclk);rx=RXD[i];endendendtask1、首先要说的是verilog中task的写法；第一点：t... 阅读全文