2019年3月25日
Lattice并购案&我国FPGA发展路径
摘要： FPGA作为通信、航天、军工等领域的关键核心器件，是保障国家战略安全的重要支撑基础。近年来，随着数字化、网络化和智能化的发展，FPGA的应用领域得到快速扩张。美国在FPGA领域拥有绝对的垄断优势，已成为制约他国的重要工具之一。基于保护国家战略资产的考虑，美国... 阅读全文
posted @ 2019-03-25 20:09 FAE-Riven 阅读(313) 评论(0) 推荐(0)
2019年3月24日
Modelsim和Vcs+Verdi使用技巧(Linux)
摘要： Modelsim脚本自动仿真1、创建文件 run.do，“#”为注释符号quit -sim #退出上次仿真.main clear ... 阅读全文
posted @ 2019-03-24 20:13 FAE-Riven 阅读(1715) 评论(0) 推荐(0)
I2S_RX 音频接收通用设计
摘要： I2S简介如上图所示：SCLK ：位时钟，数据单bit反转。 频率=2 * 采样频率 * 采样位宽LRCK ：帧时钟，左右声道标志位。 频率=采样频率SDATA ：串行音频数据BIT位。图中表示音频数据为8bit，即采样位宽=8sdata在... 阅读全文
posted @ 2019-03-24 20:11 FAE-Riven 阅读(484) 评论(0) 推荐(1)
I2S_TX 音频发送通用设计
摘要： I2S简介如上图所示：SCLK ：位时钟，数据单bit反转。 频率=2 * 采样频率 * 采样位宽LRCK ：帧时钟，左右声道标志位。 频率=采样频率SDATA ：串行音频数据BIT位。图中表示音频数据为8bit，即采样位宽=8sdata在... 阅读全文
posted @ 2019-03-24 20:09 FAE-Riven 阅读(580) 评论(0) 推荐(0)
单bit跨时钟域同步电路设计
摘要： 做个假设：需要将100M时钟下的脉冲同步到1M的时钟域下，如果按照打拍的方式，需要延展100拍后再进行跨时钟域才能保证信号能在1M时钟域正确采到，这种设计方法未免太愚蠢而又浪费资源。本篇介绍两种可以同时处理快到慢、慢到快所有时钟频率的脉冲同步设计电路情况。脉... 阅读全文
posted @ 2019-03-24 20:04 FAE-Riven 阅读(575) 评论(0) 推荐(0)
如何理解「复位 」？
摘要： 复位目的：使整个系统进入一个指定的初始状态同步复位always @(posedge clk)begin if(!rst_n) ...... else ...... end优点：可使整个电路为完全的同步设计，有利于静态时序分析（S... 阅读全文
posted @ 2019-03-24 18:49 FAE-Riven 阅读(412) 评论(0) 推荐(0)