12 2021 档案

异步FIFO设计
摘要：一种异步FIFO的设计思路 阅读全文
posted @ 2021-12-31 01:00 cmossss 阅读(171) 评论(0) 推荐(0)
使用VCS仿真设计
摘要：简单的介绍以下如何使用vcs进行仿真并且保存仿真波形通过verdi打开 阅读全文
posted @ 2021-12-22 15:44 cmossss 阅读(2910) 评论(0) 推荐(0)
Coding And Scripting Techniques For FSM Designs With Synthesis-Optimized, Glitch-Free Outputs
摘要：有限状态机的编码风格以及如何避免组合逻辑输出 阅读全文
posted @ 2021-12-10 10:41 cmossss 阅读(104) 评论(0) 推荐(0)
A Proposal To Remove Those Ugly Register Data Types From Verilog
摘要：Verilog的reg和wire 阅读全文
posted @ 2021-12-01 11:38 cmossss 阅读(59) 评论(0) 推荐(0)