摘要：开始怀疑是约束文件有问题，把输入引脚的位置错误约束了，但是并没有，DDR的输入时钟也是用的bank33，电平、引脚约束也没错（Alinx AX7325B开发板） 尝试按照建议添加 set_property CLOCK_DEDICATED_ROUTE BACKBONE，但是imple仍然报该错误，并且 阅读全文

摘要：# 【FPGA】 DDR3读写（基于User Interface） ## DDR3概述 DDR3 (double data rate 3 synchronous dynamic RAM) 第三代双倍数据速率同步动态随机存储器 - 同步：数据的速去和写入时钟同步 - 动态：数据掉电无法保存，需要周期性 阅读全文

摘要：# 【FPGA】基于FIFO的串口通信 目标：接收外部串口数据并通过fifo缓存，通过按钮发送缓存的数据 ## Source ### top_module - uart模块 - 按钮按下检测电路 - 此处可以改进增加消抖电路 - fifo读写数据控制 ```verilog `timescale 1n 阅读全文