vcs 参数学习

-y directory

  指定了一个verilog library路径，对于在source code中用到但没定义的module和UDP，VCS会去这个目录下寻找对应的定义。VCS会根据module/UDP名字去寻找对应的文件，所以在此目录下的文件名应与它内部的module或UDP名字一致。注意，如果在不同的library下都有相同名字的module或UDP，则选用第一个-y对应的library内的文件.