摘要： 阅读全文

摘要： 仿真的时候加上runtime option "+fsdb+delta"， 然后用verdi打开波形，菜单中选取"view->Expand Delta->Expand/Collapse Time at Cursor"就可以放大光标所在区域，查看同时刻信号赋值的先后顺序。 阅读全文

摘要： FIXED模式指的是，AXI每次读写的地址都是同一个； 例如 AXI master像地址0x00写入数据32‘h1234_5678，(burst_type=0, size=0, length=3), 则意味着'h78, 'h56, 'h34, 'h12被依次写入了地址0x00；这对应的是FIFO的读 阅读全文

摘要： 在link up后，pcie的application层（CPU）会: 首先读取bus=0,dev=0,func=0的configuration space;从而得知它是root port, header是type1类型； 然后读取bus=1,dev=0,func=0的configuration sp 阅读全文

摘要： address-based routing : Memory and IO Request； ID-based routing : Configuration Requests, ID-Routed Messages, Completions. 阅读全文

摘要： crosslink指的是downstream port跟downstream port，upstream port跟upstream port相连的情况。有点像USB里面的OTG情况。 阅读全文

摘要： systemverilog语句的执行流程： sva的执行流程： 阅读全文

摘要： L1不需要拉CLKREQ#，不会关REFCLK； L1CPM需要拉CLKREQ#，关REFCLK； L1.1需要拉CLKREQ#，关REFCLK，对于PIPE接口来说，还需要拉高rxelecidle_disable； L1.2需要拉CLKREQ#，关REFCLK，对于PIPE接口来说，还需要拉高rx 阅读全文

摘要： 阅读全文

摘要： tb_top运行initial模块，-> 调用uvm_globals.svh中run_test; -> 调用uvm_root.svh中的run_test；->调用uvm_phase.svh中m_run_phase ->调用uvm_phase.svh中的excute_phase； 阅读全文