十点三十睡觉

摘要： 首先将图片分为16*16的小格 如果直接将图片作为transformer的输入，会有一个问题，序列长度太大，vit将很多图片打成了16*16的patch ，将一个patch作为一个元素 图片224*224 vit 的全局图 vit = position embedding + class embed 阅读全文

摘要： 序列转录模型：给一个序列生成另外一个序列 本文仅仅使用了注意力集中机制没有用循环或者卷积 RNN缺点：1）无法并行 2）起初的隐藏信息可能会被丢掉，内存需要很大 起初attention用于将encoder的信息更好的传给decoder encoder是想输入转变为一系列的向量，将x1-xn变为z1- 阅读全文

摘要： 对神经网络进行硬件加速愈发成为一个必要环节” 这一现实需求，要求制定一套完整的语音关键词识别算法方案，采用Verilog语言设计硬件加速器的核心数字电路模块，并将这个软硬件系统的功能在PSOC芯片上实现 对于复微杯，还有一个重点是数字方向要求大家采用UVM的验证平台来验证设计的IP或系统。因此对于U 阅读全文

摘要： 接收关键是消除亚稳态，先打三拍，看rs232传输的数据是否有下降沿，如果有下降沿，证明rs232从1-0，即可以接受数据了。 错误总结： 1.例化的时候，注意发送模块到接收模块信号的连接，RS232作为发送的输出端和接收的输入端 2.注意state升高的条件判断，边沿检测触发器原理（没事儿想想） 阅读全文

摘要： 通用异步串行接收器 Uart是其总称，包括RS232，RS449，RS422等接口标准规范和总线标准规范。 不同的单片机要实行信息传输，最少需要三根线 Uart传输协议： 1）传输的数据包内容固定：起始位，主数据位，校验位，停止位 2）通信双方的波特率要一致才能传输信息（因为双方传输没有时钟，所以频 阅读全文

摘要： 优酷搜启芯，可以搜linux VI Makefile 数字逻辑综合技术 soc设计应该是数字ic设计中主流的一部分 ic设计要懂verilog DC soc/IP（各种IP的协议例如AMBA总线协议） linux+EDA+FPGA soc架构（基于IP的集成）： CPU DSP IPS（SPI UA 阅读全文

摘要： 神经网络中把声音当做图谱处理可以完成语音识别 激活函数是连接感知机和神经网络的桥梁。激活函数h(x)最终决定 了要发射给下一个神经元的内容。 ReLU函数是较为流行的一个激活函数。 过一系列乘累加和非线性激活函数，我们就可以实现一个神经元，如图所示： 就是f(W*X+b) 即某一层的输出即为该层输入 阅读全文

摘要： 啊 阅读全文

摘要： 知识 阅读全文

摘要： 不管是同步FIFO还是异步FIFO都要判断full不能写和empty不能读 关键：full和empty信号如何产生 1.计数器 2.地址位扩展一位 2022.4.14 1.什么是FIFO？区别？ FIFO是一个基础的数据缓存器，与普通的存储器的区别是没有外部读写地址线，其数据地址由其内部读写指针决定 阅读全文