来碗回锅肉盖饭

摘要： 请设计一个奇分频电路，占空比为50%？ 以下给出解答： 1、带负沿触发 module div //带负沿触发 #(parameter N = 5) //定义分频参数 ( input sys_clk , input sys_rst_n , output div_clk ); // 核心：在上下边沿的计 阅读全文

摘要： 本文记录自己在学习蜂鸟E203的过程。下面简单介绍一下仿真之路所遇到的困难和走过的坑。 1、环境开发 ：一般选择ubuntu 18.04 这个版本，安装这个教程很多，可以自行学习。 2、在Linux中安装工具： sudo apt-get install autoconf automake autot 阅读全文

摘要： 在FPGA中，计数器电路用途很广，一般计数器电路都可作为分频电路。实现占空比为50的偶分频电路很好实现。但实现占空比为50的奇分频电路有点难度。下面给出一个简单例子，记录学习奇分频电路的过程。 实现占空比为50的5分频电路，高低电平应都为2.5个时钟周期。即应当在上升沿和下降沿都要采样，这样才会产生 阅读全文

摘要： 在有时候打开以前的工程，或者别人做好的例程会遇到一些报错信息。具体报错信息如下： 报错信息语句行： 在文件QSF文件中有几行出错，显示错误读取，即不能打开工程。打开文件发现该几行的PIN 使能信号处于关闭状态，应该是这里导致出错。 qsf文件：一个Quartus工程的所有约束，包括工程信息、器件信息 阅读全文

摘要： 下面将对比三者的各自差异： 参考资料： 1、(112条消息) UART, SPI, IIC的详解及三者的区别和联系_iic spi uart_静思心远的博客-CSDN博客 阅读全文

摘要： 乒乓操作学习记录如下： 乒乓操作” 是一个常常应用于数据流控制的设计思想， 典型的乒乓操作方法如下图 所示： 乒乓操作的处理流程为：输入数据流通过“ 输入数据选择单元”将数据流等时分配到两个“数据缓冲模块”， 数据缓冲模块可以为任何存储模块，比较常用的存储单元为双口RAM (DPRAM)、单口RAM 阅读全文

摘要： 如今的逻辑设计复杂度和工作频率要求越来越高。为了保证设计稳定可靠，必须对设计附加时序约束，对综合实现结果进行时序分析。 导言 时序约束：主要用于规范设计的时序行为，表达设计者期望满足的时序条件，指导综合和布局布线阶段的优化算法等。 时序约束的作用：1、提高设计的工作频率。 2、获得正确的时序分析报告 阅读全文

摘要： UART是一种通用串行数据总线，用于异步通信。该总线双向通信，可以实现全双工传输和接收。在嵌入式设计中，UART用于主机与辅助设备通信，如汽车音响与外接AP之间的通信，与PC机通信包括与监控调试器和其它器件，如EEPROM通信。 术语介绍 波特率：表示单位时间内传送的码元符号的个数，它是对符号传输速 阅读全文

摘要： SPI是串行外设接口（Serial Peripheral Interface）的缩写，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，越来越多的芯片集成了这种通信协议，比如AT91RM9200 阅读全文

摘要： IIC（Inter-Integrated Circuit）其实是IICBus简称，所以中文应该叫集成电路总线，它是一种串行通信总线，使用多主从架构，由飞利浦公司在1980年代为了让主板、嵌入式系统或手机用以连接低速周边设备而发展。I²C的正确读法为“I平方C”（"I-squared-C"），而“I二 阅读全文