摘要：一个完整的设计，除了好的功能描述代码，对于程序的仿真验证是必不可少的。学会如何去验证自己所写的程序， 即如何调试自己的程序是一件非常重要的事情。 而 RTL逻辑设计中，学会根据硬件逻辑来写测试程序，即 Testbench 是尤其重要的。Verilog 测试平台是一个例化的待测（MUT）模块，重要的是 阅读全文