2019年8月8日
Verilog乘法器
摘要： 硬件乘法器——由组合逻辑组合的乘法器 一． 整数乘法器： 1.1整数的概念： 整数包括：短整数（short integer）、中整数... 阅读全文
posted @ 2019-08-08 21:54 lures 阅读(378) 评论(0) 推荐(0)
Verilog四位全加器
摘要： 1.4位全加器：能实现4位二进制数全加的数字电路模块，称之为四位全加器（逐位进位 超前进位）多位全加器连接可以是逐位进位，也可以是超... 阅读全文
posted @ 2019-08-08 21:44 lures 阅读(1548) 评论(0) 推荐(1)
Verilog全加器
摘要： 1． 全加器（full_adder）：是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器，一位全加器可以处理低位进位，... 阅读全文
posted @ 2019-08-08 21:39 lures 阅读(1180) 评论(1) 推荐(0)
Verilog——半加器详解
摘要： 半加器：用于计算两个一位二进制相加，不考虑低位进位。 （1） 我们现在假设一下：a和b都是输入信号，cout是输出信号，sum是求... 阅读全文
posted @ 2019-08-08 21:30 lures 阅读(379) 评论(0) 推荐(0)
油
加