随笔分类 -  IC_Synthesis

IC Synthesis
（笔记）Verilog HDL设计时关于阻塞赋值和非阻塞赋值的8条指导原则以及原因。
摘要：对《Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill》一文的笔记 介绍 在逻辑解码的时候，两个众所周知的编码指... 阅读全文
posted @ 2011-05-09 16:44 任怀鲁 阅读(3803) 评论(2) 推荐(1)
（原创）RTL编码风格所造成的仿真和综合的不匹配
摘要：参考Cliff Cummings的一篇论文《RTL Coding Styles That Yield Simulation and Synthesis Mismatches》，并作了简单的综合。很基础，却很重要。 阅读全文
posted @ 2010-12-31 12:52 任怀鲁 阅读(2787) 评论(2) 推荐(2)