FPGA不用的I/O引脚和时钟输入引脚怎么办？

通常一些几种解决办法：

1。 悬空，但如果是CMOS电平，不推荐上面的处理方法
2。 设置三态输入，需要程序运行，配置后起作用。
3。 没有管脚，外接10K电阻