【转】Design Compile (DC) 使用说明 (2)

Design Compile (DC) 使用说明 (2)  

2010-08-24 09:17:55|  分类： IC(Integrated ci |  标签：dc  design  compile   |举报 |字号大中小 订阅

 

 

三．分析工艺库，得出相关信息

库的开头是一些基本信息，如版本号，各种单位（电压单位，电流单位，电阻单位，电容单位等等）和参数.

操作环境：

芯片供应商提供的库通常有max,type,min三种类型，代表操作环境为最坏(worst)，典型(type)，最好(best)三种情况。芯片的操作环境包括：操作温度，供电电压，制造工艺偏差和RC树模型。一般说来，电压越低，操作温度越高，工艺偏差系数越大，产品速度越慢，反之，速度越快。当电压，温度和工艺偏差有波动的时候，乘以系数K因子来模拟这种影响计算延时。Tree_type定义了环境的互连模型，通过定义这个值选取适当的公式来计算互连线的延迟。

operating_conditions("WCCOM"){

process :   1.2

temperature :  125

voltage :      3.0

tree_type : "worst_case_tree"}

operating_conditions("BCCOM"){

process :   0.8

temperature :  0

voltage :      3.6

tree_type : "best_case_tree"

}

operating_conditions("NCCOM"){

process :   1

temperature :  25

voltage :      3.3

tree_type : "balanced_tree"

}

从以上的信息可以看出，库支持的芯片在3.0~3.6V之间能正常工作。Worst情况温度最高，电压最低，制造工艺偏差最大，速度最慢。一般在做综合的时候采用worst情况，相应的命令如下：

             set_operating_conditions  WCCOM

因为DC最为关注的是setup time,如果setup time在最慢的情况下满足要求的话，那么在其他的情况也会满足要求。

也可以将最坏情况和最好情况同时设置，相应的命令为：

set_operating_condition -min BCCOM -max WCCOM

导线负载模型：

库里也提供了导线负载模型，因为在实际电路中，导线也具有电阻和电容，也会有延时，在深亚微米的设计中，连线延时不能忽略。

wire_load("8000")

{

capacitance : 0.000123 ;--单位长度电容

resistance : 0.078E-3;  ――单位长度电阻

area : 0.01;     ――单位长度面积

slope : 189.0 ;    ――斜率

fanout_length(1,28.84);

fanout_length(2,57.4);

fanout_length(3,91.56);

fanout_length(4,163.8);

fanout_length(5,201.950);

fanout_length(6,249.34);

fanout_length(7,269.50);

fanout_length(8,431.2);

fanout_length(9,443.8);

fanout_length(10,553.0);

fanout_length(11,704.2);

fanout_length(12,789.6);

fanout_length(13,800.8);

fanout_length(14,835.8);

fanout_length(15,882.0);

fanout_length(16,918.4);

fanout_length(17,991.2);

fanout_length(18,1138.2);

fanout_length(19,1297.8);

fanout_length(20,1486.8);

}

根据导线负载模型（wire_load_model），DC可以估算出连线的电容，电阻和面积。找出这条线所驱动的负载，得出其扇出数，通过以上网表可以查出相应的线的长度。如扇出数为8，线长为431.2,那么连线的电容为431.2*0.000123个电容单位,连线的电阻为432.1*0.000078个电阻单位，面积为431.2*0.01个面积单位。如果线所驱动的负载超出了所列的范围，就要用到斜率的值。例如，扇出数为28，则对应的长度（length）=1486.8+189.0*(28-20)=2998.8;连线的电容为431.2*2998.8个电容单位,电阻为431.2*2998.8个电阻单位，面积为0.01*2998.8个面积单位。

库里提供了多种导线负载模型，可以根据需要进行选择。

有关导线的命令为set_wire_load_model -name 8000000

导线负载模型模式（wireload model mode）用来选择穿过层次边界时的线的模型，有top,enclosed,segmented三种模式，如果不指定模式，默认的模式是top。有关模式选择的命令是set_wire_load_mode enclosed.

单元描述：

       库里面对每个单元都有描述，比如该单元的功能，时间，面积等等。除此之外，对于单元的每个引脚还提供有设计规则约束（DRC），这些值由设计工艺决定，只有满足这些条件的单元在运行时才会操作正常，因此在设计中有很高的权重。包括：

fanout_load:输入引脚的扇出负载，这个值跟max_fanout有关。

Max_fanout:用于定义输出引脚的值。

Max_transition:用于定义输入引脚的最大转换时间；

Max_capacitance:用于定义输出引脚的最大电容。

延时计算：

延时计算有三种模型，CMOS通用延时模型，CMOS线性模型和CMOS非线性查找表模型。目前，前两种模型已经很少用到，最流行的是CMOS非线性查找表模型。