摘要：
1．激励的设置 相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。 方法1：为双向端口设置中间变量inout_reg作为该inout的输出寄存，inout口在testbench中要定义为wire型变量，然后用输出使能控制传输方向。 eg： 阅读全文
阅读排行榜
Quartus 中调用modelsim的流程及*.vt或*.vht自动生成
2016-01-13 17:33 by 工匠小建, 14166 阅读, 收藏,
摘要：
一、自动生成验证程序testbench的方法，setting-EDA Tool->simylation->选择对应的语言（verilog对应*.vt,VHDL对应*.vht）processing-->start-->start test bench template writer.二、Quartus... 阅读全文
Altium Designer设计PCB中如何开槽
2016-05-07 20:39 by 工匠小建, 9940 阅读, 收藏,
摘要：
在不同层画槽孔形状实际得到的PCB效果（注意槽孔边缘） 在不同层画槽孔形状进行（注意槽孔边缘） 很多坛友问在使用Altium Designer设计PCB时，想在板子上开一个槽或者挖一个孔该如何操作，是使用Keep-Out层还是Mechanical层，今天在这里一并回答，这两种在实际操作中都有人用（而 阅读全文
quartus ip核破解
2016-01-13 10:47 by 工匠小建, 8708 阅读, 收藏,
摘要：
在证书文件中添加一段:FEATURE 6AF7_0012 alterad 2035.12 permanent uncounted E75BE809707EVENDOR_STRING="iiiiiiiihdLkhIIIIIIIIUPDuiaaaaaaaa11X38DDDDDDDDpjz5cdddddd... 阅读全文
十大基本功之testbench
2016-11-06 19:00 by 工匠小建, 8553 阅读, 收藏,
摘要：
1. 激励的产生对于testbench而言，端口应当和被测试的module一一对应。端口分为input,output和inout类型产生激励信号的时候，input对应的端口应当申明为reg, output对应的端口申明为wire，inout端口比较特殊，下面专门讲解。1）直接赋值。一般用initia 阅读全文
浙公网安备 33010602011771号