随笔分类 -  FPGA

摘要：From Wikipedia, the free encyclopediaSome digital data streams, especially high-speed serial data streams (such as the raw stream of data from the magnetic head of a disk drive) are sent without an ac... 阅读全文

摘要：What is jitter? Jitter is, as shown in Figure 1, is “the short-term variations of a signal with respect to its ideal position in time.”Figure 1. Jitter in Clock SignalsThis deviation in a ... 阅读全文

摘要：我用的是windows2003，今天编译中途出现死机现象，从来没有过的事。。。重启后老是在登录界面死机，试了很多次都是这样子。安全模式下就没问题。后来我看见USB blaster工作时的灯怎么亮着，我就试着拔掉，这样子就不会死机了，我晕。害得我中午没法睡个安稳觉。。。ORZ 阅读全文

摘要：在加入了时序约束文件vip_top.sdc就正常了，以下是vip_top.sdc的内容：[代码] 阅读全文

摘要：按上面这么配置是没问题的，在NIOSII IDE里面可以把ELF文件下载进FPGA。 结果就出现了下面的错误 初步怀疑是时钟的同步问题，但是作为CPU，NIOSII的时钟源不是PLL输出的时钟，为什么会出现上面这样的问题呢？ 阅读全文

摘要：现在的CPU动不动就是多核，但软件在这方面好像没有跟上，现在很多软件对多核的使用率仍然不令人满意。我使用的是Quartus的parallel compilation这个选项。 下面是使用的结果。1. analysis & Synthesis2. fitter 3. TimingQuest Timing Analyzer 阅读全文

摘要：TFP410: DVI transmitter 箭头所指的是EEPROM的接口地址为08的寄存器 寄存器复位值是0xfe，其中I2C是否启用取决于管脚ISEL的选择，当ISEL为高电平时I2C启用，当为低电平时，I2C禁止。当I2C为禁止的情况下寄存器不能被设置，只能通过外部的PD管脚来控制，当PD为低电平时芯片不工作，为低功耗状态。当PD为高电平时，芯片正常工作。地址为09的寄存器TVP5154 阅读全文

摘要：早上想把FPGA的配置固化到FLASH，谁知不能进行编程，在升级到9.1 SP2之前，即9.1的时候可以。1. 按照步骤生成pof文件，不应该是生成pof的问题，因为用原厂配的pof也下载不了2. 下载plf，即parallel flash loader3. 点击“auto detect”可以检测到设备 4. 装载生成的pof文件，圈选的checkbox勾选不了，orz！！... 阅读全文

摘要：今天编译完成后在critical warning出现的关于altera_reserved_tck时序有问题的提示。配置完FPGA后，然后出现的问题是我在NIOSII IDE SP2的环境下，下载不了elf文件，出现“downloading elf failed”。怀疑是不是由于tck的问题，导致jtag工作不正常。下面是摘自altera support solution:P... 阅读全文

摘要：1. 关于PLL的RUN-TIME重配置http://www.altera.com/support/examples/quartus/alt_pll_reconfig.html#figure12. 常见的问题解答http://altera.mobi/support/kdb/kdb-browse.jsp?category=Devices3. Debugging NiosII Systems with... 阅读全文