verilog波形文件的使用

       大工程的仿真往往需要比较长的时间，仿真时直接查看信号有时却忘了添加。而保存波形文件能在仿真完成后查看波形，为之后的分析提供方便。

　　　　在仿真的tb文件中加入

initial
    begin
        $dumpfile("mydumpfile.vcd");
        $dumpvars ;
    end

　　于是生成vcd文件，此时可通过vcd2wlf转换为wlf格式，在modelsim中方便查看

　　vcd2wlf  mydumpfile.vcd mydumpfile.wlf

　　vsim -view mydumpfile.wlf

　　即可显示保存的仿真