lmeqs

摘要： 在项目设计初期，基于硬件电源模块的设计考虑，对FPGA设计中的功耗估计是必不可少的。笔者经历过一个项目，整个系统的功耗达到了100w，而单片FPGA的功耗估计得到为20w左右，有点过高了，功耗过高则会造成发热量增大，温度高最常见的问题就是系统重启，另外对FPGA内部的时序也不利，导致可靠性下降。其它... 阅读全文

摘要： 一个SDF的格式如下(DELAYFILE(SDFVERSION "2.1")//版本信息(DESIGN "test") //设计工程名称(DATE "Sun Mar 23 13:29:07 2008") //日期(VENDOR "ACTEL") //厂商(PROGRAM "Actel Designe... 阅读全文

摘要： 一个SDF的格式如下(DELAYFILE(SDFVERSION "2.1")//版本信息(DESIGN "test") //设计工程名称(DATE "Sun Mar 23 13:29:07 2008") //日期(VENDOR "ACTEL") //厂商(PROGRAM "Actel Designe... 阅读全文

摘要： Modelsim中信号部分的组合已有 361 次阅读2014-4-25 22:17|系统分类:科研笔记1)do wave.do在ISE中联合使用modelsim中仿真时，经常要修改了ISE里面的程序然后重新仿真，重新加载程序可以使用do {xxx.fdo}命令来重新加载而不必每次关掉modelsim... 阅读全文

摘要： 1、定义双端口RAM:DUAL PORT RAM。两个端口进行独立的读写。端口模式可配置为 read+read, write+write, read+write两个端口RAM:TWO PORT RAM。共用或独立的读写时钟，一个端口读，一个端口写。2、占用资源在ACTEL中，对于要存储31个的24b... 阅读全文

摘要： 评定综合好坏最重要的两个指标：速度是否快和面积是否小；synplify是专门针对FPGA/CPLD的逻辑综合工具；synplify两个最显著的特点是BEST和Timing driven引擎，使得综合结果在速度和面积上都达到比较理想的效果；synplify的几个版本使用相同的核心，但synlify p... 阅读全文

摘要： 在数字信号处理中，经常要求系统具有线性相位。比如说，在滤波器设计中，FIR滤波器的线性相位的特点使其备受青睐。从数学概念上讲，线性相位就是要求系统的相频特性是一条直线。而且从数学公式出发，可以很容易证明系统冲激响应如果满足对称性的条件，无论是奇对称还是偶对称，则系统必具有线性相位。如何理解呢？线性相... 阅读全文

摘要： 异步复位同步释放---关于复位的问题http://blog.ednchina.com/ilove314/201656/message.aspx 一个简单的异步复位的例子 1 module test 2 ( 3 input clk, 4 input rst_n, 5 input data_in, 6 ... 阅读全文

摘要： http://referencedesigner.com/tutorials/si/si_02.phpThe Concept of Setup and Hold Time can be best understood with the picture shown below.The curve sh... 阅读全文