gate_clock、clock_gating cell 时序仿真
摘要：
低功耗设计时，有时需要插入gate_clock， 其中一种办法是在RTL设计上，用lib库里的clock_gating cell替换时钟使能控制。 1、RTL仿真 clock_gating cell如果导入lib中的model，model内clk_out相对clk_in往往有预估的输出延迟，而其他的 阅读全文
posted @ 2021-12-17 17:28 山山而川vl 阅读(597) 评论(0) 推荐(0) 编辑
