modelsim混合仿真RTL、DC、PT注意事项

问题描述：

　　在做一个数字前端项目时，添加了一个Test.v模块，RTL仿真、DC综合仿真及PT分析后的仿真都没有问题；

本以为项目顺利完成，而后数字后端工程师反馈Test.v这个模块只有一个空module，也就是模块内部代码并没有加上去。

 

问题查找：

　　发现DC综合结果没有这个模块的声明，进而发现DC综合时没有load design这个模块，但是仿真为什么通过？

 

问题确定：

　　由于RTL、DC综合及PT分析仿真都在同一个工程目录下，仿真完RTL代码之后，modelsim会建立工程lib库，以便于

下次直接仿真，这样就把模块的代码全预存好了；即使在DC的网表里缺少这个模块，也会自动加载RTL代码进行仿真。

 

问题解决：

　　（1）、切换仿真类型时，手动将工程目录下的work文件夹删除

　　（2）、在sim.do文件里，添加 rm -rf work  命令，每次运行时先删除之前的缓存