随笔分类 -  学习笔记

数字IC
scan详解
摘要：在可测性设计（DFT）技术中，scan可以说是最重要的一部分。由于对时序电路直接进行测试十分困难，而扫描测试方法通常能很好地解决这一问题。 Scan 技术最初由Kobayashi等人提出来的，它的优点是基本原理是时序电路可以模型化为一个组合电路网络。 Scan design的设计目标是能够提高可控性 阅读全文
posted @ 2022-04-24 14:05 大地丶 阅读(1802) 评论(0) 推荐(0)
cache 映像机制详解
摘要：高速缓冲器cache的原理cpu的速度远远快于内存，因此如果cpu只是从内存中读取数据，那么会花费较多的时间在等待数据上，我们希望有一种方法解决【从内存中读数据慢】的问题，于是有了高速缓存。 对于数据的读取基于两个猜想，假设我们读取内存地址x处的数据，那么有 内存地址x处的数据在短时间内容易被再次访 阅读全文
posted @ 2022-04-19 10:18 大地丶 阅读(444) 评论(0) 推荐(0)
数字IC设计流程
摘要：一、前言 二、集成电路产业链 三、常见的SoC芯片架构图 四、数字IC设计流程 五、数字IC设计具体指标 六、基于标准单元（STD CELL）的ASIC设计流程 七、Digital IC Design Flow（总结版） 八、数字IC设计全流程总览图 九、前端设计深入（RTL -> Netlist） 阅读全文
posted @ 2022-04-18 16:14 大地丶 阅读(4056) 评论(0) 推荐(0)
reset详解：异步复位，同步释放
摘要：Reset深入理解 版权声明： 本文作者： 烓围玮未 微信公众号：芯片设计进阶之路 首发于知乎专栏《芯片设计进阶之路》，转发无需授权，请保留这段声明。 首先上思维导图： 如果要问“芯片中怎么复位才对？” 很多人都会回答“异步复位同步释放”。 但是为什么要用异步复位同步释放，是不是所有的芯片都必须采用 阅读全文
posted @ 2022-04-14 11:22 大地丶 阅读(9810) 评论(0) 推荐(5)
FIFO最小深度的计算
摘要：数据突发长度(burst length)在讲解如何去计算FIFO深度之前，我们来理解一个术语burst length。要理解数据的突发长度，首先我们来考虑一种场景，假如模块A不间断的往FIFO中写数据，模块B同样不间断的从FIFO中读数据，不同的是模块A写数据的时钟频率要大于模块B读数据的时钟频率， 阅读全文
posted @ 2022-04-13 16:31 大地丶 阅读(730) 评论(0) 推荐(0)
AXI 协议原理及verilog仿真实现
摘要：还没来得及写呢 阅读全文
posted @ 2022-04-12 20:22 大地丶 阅读(408) 评论(0) 推荐(0)
同步FIFO 原理及verilog仿真实现（保姆级）
摘要：FIFO可根据读写时钟是否为同一时钟域可分为同步FIFO和异步FIFO，本文主要介绍同步FIFO，异步FIFO将在下篇介绍 1 什么是FIFO FIFO全称 First In First Out，即先进先出。 FIFO主要用于以下几个方面： 跨时钟域数据传输 将数据发送到芯片外之前进行缓冲，如发送到 阅读全文
posted @ 2022-04-12 20:12 大地丶 阅读(1611) 评论(0) 推荐(0)
异步FIFO 原理及verilog仿真（保姆级）
摘要：1 异步FIFO结构 文章转自： https://baijiahao.baidu.com/s?id=1724030588865450475 感谢老铁！ 在上篇文章中我们给出了FIFO的基本接口图 并且指出，该图适用于所有的FIFO，这次我们先看看异步FIFO内部的大体框图 异步FIFO主要由五部分组 阅读全文
posted @ 2022-04-12 20:02 大地丶 阅读(2829) 评论(1) 推荐(1)
APB协议的简单实现及其仿真
摘要：APB协议的简单实现及其仿真，实现简单的读写操作。 1、slave模块： 2、tb/master模块： 3、仿真波形 有问题可以联系我，欢迎指正。 阅读全文
posted @ 2022-04-11 15:13 大地丶 阅读(253) 评论(0) 推荐(0)